Форум » Дискуссии » Boewie wichislitel'nie kompleksi (продолжение) » Ответить
Boewie wichislitel'nie kompleksi (продолжение)
milstar: http://drops.dagstuhl.de/opus/volltexte/2006/732/pdf/06141.AthanasPeter.Paper.732.pdf Although an FPGA’s clock rate rarely exceeds one-tenth that of a PC, hardware implemented digital filters can process data at ###################################################################### many times that of software implementations [4] ################################### . Additional performance gains have been described for cryptography [5], network packet filtering [6], target recognition [7] and pattern matching [8], among other ########################################################################## applications. A. Present Day Cost-Performance Comparison Owing to the prevalence of IEEE standard floating-point in a wide range of applications, several researchers have designed IEEE 754 compliant floating-point accelerator cores constructed out of the Xilinx Virtex-II Pro FPGA’s configurable logic and dedicated integer multipliers [16-18]. Dou et al published one of the highest performance benchmarks of 15.6 GFLOPS by placing 39 floating-point processing elements on a theoretical Xilinx XC2VP125 FPGA [19]. Interpolating their results for the largest production Xilinx Virtex-II Pro device, the XC2VP100, produces 12.4 GFLOPS, compared to the peak 6.4 GFLOPS achievable for a 3.2 GHz Intel Pentium processor. Assuming that the Pentium can sustain 50% of its peak, the FPGA outperforms the processor by a factor of four for matrix multiplication. One of the earlier projects demonstrated a 23x speedup on a 2-D FFT through the use of a custom 18-bit floating-point format [26]. More recent work has focused on parameterizible libraries of floating-point units that can be tailored to the task at hand [27-29]. By using a custom floating-point format sized to match the width’s of the FPGA’s internal integer multipliers, a speedup of 44 was achieved for a hydrodynamics simulation [30] using four large FPGAs. Nakasato and Hamada’s 38 GFLOPS of performance is impressive, even from a cost-performance standpoint. For the cost of their PROGRAPE-3 board, estimated at $15,000, it is likely that a 15-node processor cluster could be constructed producing 196 single precision peak GFLOPS. Even in the unlikely scenario that this cluster could sustain the same 10% of peak performance obtained by Nakasato and Hamada’s for their software implementation, the PROGRAPE-3 design would still achieve a 2x speedup. As in many FPGA to CPU comparisons, it is likely that the analysis unfairly favors the FPGA solution. Hardware implementations require specialized skills in digital design and vendor-specific tool flows. Development time and costs are significantly higher than for software. Many comparisons in literature spend significantly more time optimizing the hardware implementations than they do optimizing their software implementations. Previous research has demonstrated significant compiler inefficiency for common HPCfunctions [31]. For the DGEMM matrix multiplication function, a hand-coded version outperformed the ############################################### compiler by greater than eight times. ############################ A to- tal of 39 PEs can be integrated into the xc2vp125-7 FPGA, reaching performance of, e.g., 15.6 GFLOPS with 1600 KB local memory and 400 MB/s external memory bandwidth 1 is s 1700 nozkami i wisokoj stoimost'ju porjadka 8000 $ segodnja http://ce.et.tudelft.nl/~george/publications/Conf/FPGA05/FPGA05Dou.pd http://www.xilinx.com/publications/matrix/virtexmatrix.pd Xilinx Vertex FPGA
milstar: https://www.sheffield.ac.uk/polopoly_fs/1.884652!/file/15_Trig_Identities.pdf
milstar: The RAD6000 processor is able to compute one depth map each 30 seconds for images of resolution of 256×256 [5] while consuming 7W. https://ieeexplore.ieee.org/document/5747456
milstar: https://developer.nvidia.com/blog/inside-volta/ Tesla V100 delivers industry-leading floating-point and integer performance. Peak computation rates (based on GPU Boost clock rate) are: 7.8 TFLOP/s of double precision floating-point (FP64) performance;
milstar: SpaceWire Satellite Usage Joseph R Marshall BAE Systems Manassas, Virginia, data managing support for its direct connection to one to four RADSPEED® DSPs, each capable of 70 GFLOPS of signal processing [12]. Marshall, J., et. al., “Applying a High Performance Tiled Rad-Hard Digital Signal Processor to Spaceborne Applications,” Proceedings of the 2012 IEEE Aerospace Conference, March 2012 https://apps.dtic.mil/dtic/tr/fulltext/u2/a579510.pdf 978-1-4577-0557-1/12/$26.00 ©2012 IEEE 1Applying a High Performance Tiled Rad-Hard Digital Signal Processor to Spaceborne Applications The RADSPEED™ DSP - a radiation hardened version of the ClearSpeed™ CSX700 digital signal processor – is being developed by BAE Systems to provide a high performance per watt digital signal processor for these emerging spacecraft applications. The CSX700 is a best in class device in the commercial world and is used in a variety of graphics, financial, server and other signal processing applications supported by a full set of development tools. In hardening the RADSPEED DSP, over 70% of the performance of the commercial device was retained (70 GFLOPS peak performance) with a modest decrease in processing speed (8%) and the number of processing element cores (160 from 200). http://www.ann.ece.ufl.edu/courses/eel6686_15spr/papers/RADSPEED.pdf http://www.ann.ece.ufl.edu/courses/eel6686_15spr/slides/Presentation1_Morales_Onishi.pdf https://www.clear.rice.edu/comp422/lecture-notes/comp422-534-2020-Lecture12-ParallelPlatforms.pdf Clearspeed CSX700 2D FFT perfomance and perfomance per watt consumed http://people.cs.bris.ac.uk/~simonm/publications/ClearSpeed_HPEC08.pdf
milstar: off-the-shelf (COTS) systems, based on Intel or AMD multicore processors, offer high potential performanceat low price. However, obtaining high performance for real-world data intensive applications like image formation insynthetic aperture radar (SAR) is very difficult. ############## https://users.ece.cmu.edu/~franzf/papers/spie09.pdf
milstar: Scenarios.We examined two PFA SAR scenarios. Both scenarios were derived from6for comparison purposes. The firstscenario is 4k x 4k (16 Megapixel) in size and the second scenario is 10k x 10k (100 Megapixel). Both scenarios havelonger slant ranges (24 km and 200 km respectively), fine resolution (.1 m and .3 m) and small coherent integration angles(approx.4◦and7◦). In both cases, the input size is slightly larger than the output size on account of re-gridding. The datasets for both scenarios consist of single precision floating point complex numbers stored in an interleaved forma https://users.ece.cmu.edu/~franzf/papers/spie09.pdf
milstar: Тираж «Эльбрусов» в 2021 году Как стало известно CNews, компания МЦСТ — разработчик линейки российских процессоров «Эльбрус» — планирует в течение 2021 г. заказать выпуск свыше 10 тыс. своих чипов. Об этом редакции рассказал представитель компании Максим Горшенин. Как писал CNews 27 ноября, «Байкал электроникс» до конца I квартала 2021 г. намерена заказать на фабрике TSMC выпуск тремя партиями не менее 213 тыс. ARM-процессоров «Байкал-М». https://www.cnews.ru/news/top/2021-01-12_razrabotchiki_elbrusov
milstar: адиационно-стойкая микросхема 1892ВМ15АФ предназначена для применения в радиоэлектронной аппаратуре космических аппаратов, прежде всего, в трактах обработки оптических и радарных систем, видеокамер, систем обработки и сжатия изображений в радиолинию. Обеспечена совместимость по программному обеспечению с MIPS32-ядрами CPU предыдущих поколений серии «Мультикор». DSP-ядро идентично использованному в микросхемах 1892ВМ10Я и 1892ВМ14Я. Микросхема 1892ВМ15АФ может использоваться как устойчивый к воздействию специальных факторов сигнальный высокопроизводительный микропроцессор для бортовых применений различного назначения. В том числе как сетевой элемент комплексного бортового оборудования на базе сетей SpaceWire с использованием «интеллектуальных» коммутаторов-маршрутизаторов и других микросхем комплекта «МУЛЬТИБОРТ» разработки АО НПЦ «ЭЛВИС» и его партнеров. Микросхема разработана и изготовлена на территории РФ. https://multicore.ru/rad-tolerant-and-spacewire/dsp-1892vm15af
milstar: https://multicore.ru/fileadmin/user_upload/media/ek4_19.pdf Радиационно-стойкие кМоП сБис «систеМа-на-кРисталле» – Методология ПРоектиРования
milstar: Another advantage of FPGAs is their much lower power consumption, resulting in dramatically lower GFLOPs/W. FPGA power measurements using development boards show 5-6 GFLOPs/W for algorithms such as Cholesky and QRD, and about 10 GFLOPs/W for simpler algorithms such as FFTs. GPU energy efficiency measurements are much hard to find, but using the GPU performance of 50 GFLOPs for Cholesky and a typical power consumption of 200 W, results in 0.25 GFLOPs/W, which is twenty times more power consumed per useful FLOPs. https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01197-radar-fpga-or-gpu.pdf
milstar: Software Language ADA Radar -Cobra Dane,THAAD Sonar BSY-2 SSN Seawolf F-22 Raptor https://www2.seas.gwu.edu/~mfeldman/ada-project-summary.html#Military_Applications_ Ошибки связанные с использованием = для присваивания и == дляпроверки на равенство, то есть присваивания вместо выражений хорошознакомы в C-сообществе. Для их выявления появились дополнительныеправила оформления кода MISRA C[3] и средства анализа кода, такие как lint.Однако, следовало бы избежать подобных ловушек с самого моментаразработки языка, что и было достигнуто в Аде http://ada-ru.org/files/Safe_And_Secure.pdf https://www2.seas.gwu.edu/~mfeldman/ada-project-summary.html#Military_Applications_ NATO Midterm Upgrade of AWACS (Airborne Warning and Control System) NATO Armaments Ballistic Kernel US Air Force Satellite Control Network US Air Force Space-Based Infrared Systems (SBIRS) US Air Force Space Based Space Surveillance (SBSS) system US Navy/Air Force Joint Standoff Weapon US Navy/Air Force Jet TrainerJPATS Simulator/Training System US Navy AN/BSY-2 Submarine Combat System US Navy CG 47 Class Integrated Ship Control System US Navy Mk41 Vertical Launching System US Navy Submarine Combat System US Navy SM2 and SM3 missiles F-22 Jet Fighter "Raptor" THAAD - Theater High-Altitude Area Defense System
milstar: Целочисленные литералыОбычно целочисленные литералы не часто встречаются в программе, заисключением может быть 0 и 1. Целочисленные литералы должны в основномиспользоваться для инициализации констант. Но если они используются, ихсмысл должен быть очевиден для читателя. Использование подходящегооснования исчисления (10, 8, 16 и пр.) и разделители групп цифр помогутизбежать ошибок.В Аде это сделать легко. Ясный синтаксис позволяет указать любоеоснование исчисления от 2 до 16 (по умолчанию конечно 10), например 16#2B#это целое число 43 по основанию 16. Символ подчеркивания используется длягруппировки цифр в значениях с большим количеством разрядов. Так,например, 16#FFFF_FFFF_FFFF_FFFF# вполне читаемая запись значения 264-1.Для сравнения тот же литерал в C (так же как в C++, Java и пр.родственных языках) выглядит как 0xFFFFFFFFFFFFFFFF, о который не трудносломать глаза, пытаясь сосчитать сколько F оно содержит http://ada-ru.org/files/Safe_And_Secure.pdf
milstar: Ещё одна попытка разорвать порочный круг… К сожалению, в российской программной индустрии сложился порочный круг: Ада-технологии не используются в индустриальных проектах, поскольку они практически неизвестны как разработчикам, так и руководителям, принимающим ключевые технические решения. В результате для вузов со стороны рынка отсутствует заказ на подготовку специалистов, владеющих Адой. Это приводит к тому, что в индустрию приходят новые люди, ничего не знающие об Аде. В то же время Ада [1] является существенной компонентой мировой программной индустрии, которая используется при разработке больших долгоживущих встроенных систем реального времени. Ситуацию, когда Ада не применяется в российской программной индустрии, отсутствует в ИТ-образовании и практически неизвестна отечественным специалистам, нельзя признать нормальной. Ада – единственный язык, специально созданный для обеспечения надёжности программного кода при разработке и сопровождении больших долго живущих систем. Двадцатипятилетний опыт использования языка подтверждает, что как среднее число ошибок, так и время, проводимое разработчиками в отладчике, при использовании Ады существенно меньше, чем для других языков. Вот далеко не полный перечень языковых средств, особенностей и механизмов, способствующих повышению надёжности кода: • строгая типизация при отсутствии неявных преобразований типов, часто оказывающихся абсолютно «неожиданными» для разработчиков; • механизм подтипов и исключений; • развитая модульность с полным статическим контролем межмодульных связей; • удобные средства создания защищенных абстракций; • ясный синтаксис с разумным уровнем избыточности, приводящий к тому, что грамотно написанный код на Аде читается как текст на формализованном английском языке. https://dfnc.ru/c110-novosti-3/ada-tekhnologii-v-xxi-veke-ne-mif-a-realnost/ Сергей Рыбин, консультант компании AdaCore, ст. науч. сотр., канд. физ.-мат. наук, НИВЦ МГУ, Москва, rybin@adacore.com
milstar: Второй этап деятельности Р.Б. Назьмова связан с разработкой БЦВМ семейства «Бисер», в том числе «Бисер 4». Именно она применялась в легендарном проекте «Энергия-Буран» в механизме космического челнока «Буран». Под его руководством для системы управления (СУ) «Буран» был создан перестраиваемый четырехкратно резервированный цифровой вычислительный комплекс, отвечающий самым высоким техническим требованиям к СУ космическими аппаратами. Первый и единственный космический полёт «Буран» совершил 15 ноября 1988 года в автоматическом режиме, без экипажа на борту. Управление кораблём осуществлялось при помощи БЦВМ «Бисер 4», разработанной под руководством Р.Б. Назьмова. В 1996 году на основе БИС началась разработка следующей из серии семейства машин БЦВМ «Бисер» высокопроизводительной радиационно-стойкой «Бисер 6». В настоящее время варианты исполнения наземных и бортовых ЦВМ «Бисер 6» являются основой систем управления ракетных проектов «Фрегат», «Ангара» и многих других. https://computer-museum.ru/articles/uchebnye-zavedeniya/3001/ При решении практических прикладных задач инженеры досконально владеют материалом и прекрасно знают постановку задачи. В отличие от них программисты не знают физику процесса и становятся «лишними людьми», без которых в ряде случаев (хотя и не всегда) вполне можно обойтись ############################################################################################# Р.Б. Назьмов При разработке «Бурана» проблема разработки и тестирования программного обеспечения считалась одной из наиболее сложных поэтому в 1983 году разработчики «Бурана» обратились в Институт прикладной математики с задачей разработки бортового программного обеспечения. По их оценкам, для этой работы требовалось несколько тысяч программистов, так как предполагалась экономия объёма памяти бортового компьютера "Бисер-4"за счёт использования ассемблера После ознакомления с задачей математики решили разработать проблемно-ориентированные языки, основанные на терминах, понятиях и форме представления алгоритмов управления и испытаний, используемых разработчиками корабля.
milstar: FPGAs generally have higher power dissipation than standard logic, but the much more efficient custom implementation of an algorithm can actually reduce the power consumption compared to a general-purpose compute architecture. Another advantage of the FPGA is that much of the data movement between internal and external memory can be eliminated when implementing a streaming processing algorithm. Data transactions on external DDR memory especially can consume a substantial amount of power. https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01204-automotive-functional-safety.pdf
milstar: FPGA programming approaches There are several ways to develop the code to program an FPGA. In the very early days of FPGAs it might just have been possible to program the simplest FPGAs manually. Today this is not an option and a software program is required. There are several options open to FPGA developers: VHDL: VHDL stands for VHSIC Hardware Description Language, where the VHSIC itself stands for Very High Speed Integrated Circuit. This FPGA programming language was developed by the US Department of Defense to document the behaviour of ASICs, or Application Specific Integrated Circuits. Base heavily on the programming language Ada, VHDL is a text language which has been very successful and popular for many years in programming FPGAs. Verilog: Verilog was the first form of hardware description language to be developed. It is standardised as IEEE 1364. LabVIEW FPGA: LabVIEW FPGA utilises the basic LabVIEW graphical interface but employs additional tools to enable it to provide the functionality required for programming FPGAs. . . . . Read more about how to program LabVIEW FPGA. Hardware description languages differ from normal programming languages in that they are able to accommodate parameters including propagation delays and also the signal strengths. These are two key parameters that are required when programming FPGAs https://www.electronics-notes.com/articles/digital-embedded-processing/fpga-field-programmable-gate-array/how-to-program-fpga.php
milstar: This FPGA programming language was developed by the US Department of Defense to document the behaviour of ASICs, or Application Specific Integrated Circuits. Base heavily on the programming language Ada, ##################################### VHDL is a text language which has been very successful and popular for many years in programming FPGAs
milstar: Officials of the Naval Air Warfare Center Aircraft Division Lakehurst at Joint Base McGuire-Dix-Lakehurst, N.J., announced this month they plan to award a contract to Curtiss-Wright to provide 434 SVME-183 6U VME embedded computing boards for the AN/UPX 29A interrogator system and AN/UPX-24(V) interrogator sets on the Little Rock and Sioux City. Navy experts also will use the Curtiss-Wright SVME-183 computer boards for the Navy's AN/TPS-59(V)3 tactical missile defense radar, which can detect and track aircraft and missiles at ranges as far as 300 nautical miles. The value of the Navy contract to Curtiss-Wright has yet to be negotiated. The AN/TPS-59 from the Lockheed Martin Corp. Mission Systems and Training segment in Syracuse, N.Y., is a three-dimensional solid-state linear-phased array surveillance radar that operates in the D band (1215-1400 MHz), and has 54 transmitters that operate independently, and can also operate in the two-dimensional mode should its general-purpose computer fail. https://www.militaryaerospace.com/computers/article/16715347/navy-chooses-6u-vme-singleboard-computers-from-curtisswright-for-shipboard-radar https://www.lockheedmartin.com/content/dam/lockheed-martin/rms/documents/ground-based-air-surveillance-radars/TPS-59%20Fact%20Sheet.pdf
milstar: СБИС 1879ВМ8Я Микросхема интегральная 1879ВМ8Я представляет собой универсальную платформу ориентированную на решение задач обработки больших потоков данных в реальном масштабе времени (цифровая обработка сигналов, обработка изображений, навигация, связь, эмуляция нейронных сетей и т.д.). Производительность FP64 – 128 GFLOPs Типовая потребляемая мощность - 12 Вт Максимальная потребляемая мощность - 35 Вт Суммарная пропускная способность интерфейсов межпроцессорного обмена - 16 Гбит/с Области применения Видео обработка Гидро- и радиолокация 3D машинное зрение Нейросети Гетерогенные вычислительные системы https://www.module.ru/products/1/26-18798
milstar: Внедрению языка Ада уделяется очень большое внимание. Считается, что его использование на всех этапах жизненного цикла ПО обеспечит повышение производительности труда программистов в четыре раза. К сегодняшнему дню осуществлен ряд разработок крупных программных систем на языке Ада: моделирования динамики полета (5.7 тыс.строк); система автоматизации испытаний ракетных и реактивных двигателей (1,5 млн.строк); управление наземным оборудованием спутниковой связи (9.9 тыс. строк); управление космической системой (30 тыс.строк); моделирование динамики и управления полетом спутников (11 тыс. строк). Результаты анализа показали, что производительность труда программистов при работе с языком Ада составила 311-1400 строк/человеко-месяц при средней в промышленности 325-400. Средняя стоимость строки программы составила 9.92 дол. При этом отмечено увеличение относительных трудозатрат на этапе проектирования ПО (до 65% общих трудозатрат) и снижение трудозатрат на этапах реализации (до 27% общих трудозатрат), тестирования и отладки (до 8% общих трудозатрат). Для сравнения, аналогичные показатели по фирме IBM, не использующей Аду, составляют соответственно 24, 58 и 18%. Отмечено также уменьшение числа ошибок, найденных на этапе комплексирования и отладки: их среднее количество составило 1.5 - 2 на 1000 строк программного текста. По мнению ряда аналитиков, стоимость в расчете на исполняемую строку программы на языке Ада в два раза меньше, чем для языка Си. При этом при разработке требуется на 70% меньше внутренних исправлений и на 90% меньше ошибок попало к заказчику. Заключение Бытует мнение, что полным языком Ада будут пользоваться только суперпрограммисты, которые будут писать универсальные пакеты для последующего использования обычными программистами. Нельзя, конечно, отрицать, что это большой и сложный язык. Потребуется немало времени для овладения им. Однако с мнением об "элитарности" языка Ада нельзя безоговорочно согласиться. Он вполне постижим, его можно освоить. В России имеется достаточный опыт использования языка Ада, взять хотя разработку программного обеспечения для самолета Ил-96-300 и космической станции Альфа. https://www.osp.ru/os/1996/06/179020
полная версия страницы