Форум » Дискуссии » Boewie wichislitel'nie kompleksi (продолжение) » Ответить

Boewie wichislitel'nie kompleksi (продолжение)

milstar: http://drops.dagstuhl.de/opus/volltexte/2006/732/pdf/06141.AthanasPeter.Paper.732.pdf Although an FPGA’s clock rate rarely exceeds one-tenth that of a PC, hardware implemented digital filters can process data at ###################################################################### many times that of software implementations [4] ################################### . Additional performance gains have been described for cryptography [5], network packet filtering [6], target recognition [7] and pattern matching [8], among other ########################################################################## applications. A. Present Day Cost-Performance Comparison Owing to the prevalence of IEEE standard floating-point in a wide range of applications, several researchers have designed IEEE 754 compliant floating-point accelerator cores constructed out of the Xilinx Virtex-II Pro FPGA’s configurable logic and dedicated integer multipliers [16-18]. Dou et al published one of the highest performance benchmarks of 15.6 GFLOPS by placing 39 floating-point processing elements on a theoretical Xilinx XC2VP125 FPGA [19]. Interpolating their results for the largest production Xilinx Virtex-II Pro device, the XC2VP100, produces 12.4 GFLOPS, compared to the peak 6.4 GFLOPS achievable for a 3.2 GHz Intel Pentium processor. Assuming that the Pentium can sustain 50% of its peak, the FPGA outperforms the processor by a factor of four for matrix multiplication. One of the earlier projects demonstrated a 23x speedup on a 2-D FFT through the use of a custom 18-bit floating-point format [26]. More recent work has focused on parameterizible libraries of floating-point units that can be tailored to the task at hand [27-29]. By using a custom floating-point format sized to match the width’s of the FPGA’s internal integer multipliers, a speedup of 44 was achieved for a hydrodynamics simulation [30] using four large FPGAs. Nakasato and Hamada’s 38 GFLOPS of performance is impressive, even from a cost-performance standpoint. For the cost of their PROGRAPE-3 board, estimated at $15,000, it is likely that a 15-node processor cluster could be constructed producing 196 single precision peak GFLOPS. Even in the unlikely scenario that this cluster could sustain the same 10% of peak performance obtained by Nakasato and Hamada’s for their software implementation, the PROGRAPE-3 design would still achieve a 2x speedup. As in many FPGA to CPU comparisons, it is likely that the analysis unfairly favors the FPGA solution. Hardware implementations require specialized skills in digital design and vendor-specific tool flows. Development time and costs are significantly higher than for software. Many comparisons in literature spend significantly more time optimizing the hardware implementations than they do optimizing their software implementations. Previous research has demonstrated significant compiler inefficiency for common HPCfunctions [31]. For the DGEMM matrix multiplication function, a hand-coded version outperformed the ############################################### compiler by greater than eight times. ############################ A to- tal of 39 PEs can be integrated into the xc2vp125-7 FPGA, reaching performance of, e.g., 15.6 GFLOPS with 1600 KB local memory and 400 MB/s external memory bandwidth 1 is s 1700 nozkami i wisokoj stoimost'ju porjadka 8000 $ segodnja http://ce.et.tudelft.nl/~george/publications/Conf/FPGA05/FPGA05Dou.pd http://www.xilinx.com/publications/matrix/virtexmatrix.pd Xilinx Vertex FPGA

Ответов - 163, стр: 1 2 3 4 5 6 7 8 9 All

milstar: w 2010 ozidaemij yrowen' prodaz -320-350 mln $ Agencies of the U.S. government, directly and indirectly through system integrators and other resellers, accounted for approximately 72% of our 2009 revenue, 81% of our 2008 revenue and 60% of our 2007 revenue. ************************************************************************************************* Significant customers with over 10% of our annual revenue, including those funded by the U.S. government, were Oak Ridge National Laboratory and the University of Tennessee in 2009, Oak Ridge National Laboratory in 2008 and the National Energy Research Scientific Computing Center, the U.K. Engineering and Physical Sciences Research Council and Oak Ridge National Laboratory in 2007. International customers accounted for 24% of our total revenue in 2009, 16% of our total revenue in 2008 and 38% of our total revenue in 2007. http://phx.corporate-ir.net/External.File?item=UGFyZW50SUQ9NDIxNjN8Q2hpbGRJRD0tMXxUeXBlPTM=&t=1

milstar: Employees As of December 31, 2009, we had 872 employees. We have no collective bargaining agreement with our employees. We have not experienced a work stoppage and believe that our employee relations are very good. obem prodaz w 2010 ozidaetsja 320-350 mln $

milstar: The market for our Special Purpose Device practice in Custom Engineering is competitive. Competition typically occurs at the design stage of a prospective customer’s proposed product or need, where the customer evaluates alternative technologies and design approaches. There are a limited number of competitors with which we compete but most of them are much larger and thus have greater resources than we do. We compete primarily with defense contractors, such as General Dynamics, Lockheed Martin and Northrop Grumman http://phx.corporate-ir.net/External.File?item=UGFyZW50SUQ9NDIxNjN8Q2hpbGRJRD0tMXxUeXBlPTM=&t=1 If the Defense Advanced Research Projects Agency (“DARPA”) terminates our DARPA High Productivity Computing Systems (“HPCS”) program in whole or in part or if we are unable to achieve and obtain acceptance of key DARPA milestones when or as expected or at all, our desired strategy would be adversely affected, our net research and development expenditures and capital requirements would increase significantly and our ability to conduct research and development would decrease. The DARPA HPCS program calls for the delivery of prototype systems in 2012, and currently provides for a contribution by DARPA to us of up to $190 million assuming we meet certain milestones, $110 million of which we have already received. In February of 2010, we completed negotiations with DARPA to change the scope and schedule of this program, including changes to milestones and payments allocated to individual milestones, and that resulted in a reduction in the total possible contribution from DARPA over the term of the HPCS program from $250 million to $190 million http://www.cray.com/Products/Products.aspx


milstar: http://www.kit-e.ru/articles/cpu/2006_8_78.php Векторно-конвейерная архитектура До недавнего времени процессоры с векторно-конвейерной архитектурой использовались в суперкомпьютерах для решения больших научных задач. После того как было обнаружено, что мультимедийные приложения хорошо векторизуются, было предложено использовать данный тип процессоров для решения этого класса задач. Представителями таких процессоров являются VIRAM университета в Беркли [10] и EVP (Embedded Vector Processor) фирмы Philips [11]. Считается, что по сравнению с процессорами других архитектур векторно-конвейерные процессоры могут наиболее эффективно решать мультимедийные задачи [1, 9, 11, 13]. Это объясняется тем, что для указанных процессоров уже существуют большие наработки в области компиляторов, а также тем, что они могут обеспечить требуемую производительность при небольшом потреблении питания. Так, VIRAM в 2 раза быстрее 4-way динамического суперскалярного процессора, работающего на частоте в 5 раз больше и потребляющего на порядок больше [10]. Это достигается тем, что векторно-конвейерные процессоры более приспособлены решать задачи с высокой степенью параллелизма по данным, чем универсальные вычислители [9, 10]. Несмотря на то, что первые запускают на выполнение одну команду за такт, благодаря использованию многотактовых векторных команд реально одновременно может выполняться большое количество операций на множестве функциональных устройств либо независимо, либо с «зацеплением», когда результат одной команды нужен для второй. При этом управляющая логика оказывается гораздо проще, чем у суперскалярных процессоров, что позволяет наращивать производительность векторно-конвейерных процессоров за счет использования большего числа функциональных устройств без уменьшения тактовой частоты и практически без потери эффективности использования аппаратуры. Хочется отметить, что при добавлении некоторых свойств универсальных процессоров, таких как переименование векторных регистров и внеочередное выполнение команд (out-of-order execution), векторно-конвейерные процессоры способны работать с памятью, имеющей задержку выборки данных в 100 тактов, с падением производительности всего на 6% [12]. Одной из основных трудностей для векторно-конвейерной архитектуры является реализация большого количества многопортовых векторных регистров (обычно 16–32 векторных регистра, содержащих до 128 16-разрядных элемента), что требует больших аппаратных затрат. Кроме того, имеются трудности с анализом запуска команды на выполнение и синхронизации выполнения различных команд, использующих одни и те же векторные регистры. Процессоры семейства NeuroMatrix® также относятся к классу векторно-конвейерных вычислителей, поскольку используют многотактовые векторные команды аналогичным образом. Отличие в том, что вместо векторных регистров общего назначения применяются специализированные FIFO и входные векторные регистры, что позволяет значительно сократить аппаратные затраты, упростить логику управления и синхронизации выполняемых операций. Использование FIFO дает возможность легко организовать «зацепление» по данным для двух одновременно выполняемых команд, одна из которых готовит результат для другой. Для их синхронизации достаточно отследить флаги FIFO: первая команда выполняется, пока FIFO не полно, а вторая — пока не пусто. Похожее архитектурное решение используется в MediaBreeze-расширении для универсальных процессоров, а наличие в процессорах NeuroMatrix® аккумуляторного FIFO, хранящего матрицу промежуточных или окончательных результатов, делает их похожими на MOM (Matrix Oriented Multimedia) расширение. Вместе с тем, использование FIFO для синхронизации вычислительных процессов характерно для архитектуры с «расщеплением» потока команд (decoupled architecture) [14]. Эта архитектура обеспечивает механизм динамического внеочередного выполнения команд (out-of-order execution), как в суперскалярных процессорах, с гораздо меньшими затратами на управление, также она способна не терять производительность при увеличении времени доступа в память. Считается, что ее широкому распространению мешает неэффективная работа с программами, содержащими большой процент команд управления. Одно из решений предлагает использовать мультитредовость [15]. Мы, как и авторы статьи [16], считаем, что для мультимедийных приложений использование многотактовых векторных команд позволит преодолеть данный недостаток, поскольку команды управления могут выполняться на фоне работы векторных команд. Кроме того, процессоры NeuroMatrix® используют команды типа VLIW, задающие одновременно операции обмена с памятью, модификацию адресных регистров и арифметическую операцию, причем это относится как к скалярным, так и к векторным командам. Объединение в одной команде операций ввода/вывода и арифметической операции позволяет увеличить производительность скалярных команд на реальных задачах до 40% [17], но для векторных команд это решение, по нашим оценкам, особый выигрыш не дает. Все вышесказанное позволяет отнести процессоры семейства NeuroMatrix® к новому классу вычислителей, а именно — к векторно-конвейерным ################################################################################################# DSP. Они обладают высокой производительностью при обработке больших потоков данных, требуют меньших аппаратных затрат, чем универсальные векторно-конвейерные процессоры, и, как следствие, имеют меньшее потребление питания. Платой за это является невозможность использования векторных команд компилятором языка высокого уровня. Так же как для μSIMD-расширений универсальных процессоров, на ассемблере пишется библиотека функций, использующих векторные команды, и затем эти функции вызываются программами пользователя, написанными на языке высокого уровня. Описание архитектуры процессоров семейства NeuroMatrix® Научно-техническим центром «Модуль» ############################ http://www.module.ru/ruindex.shtml разработано семейство цифровых процессоров сигналов NeuroMatrix, в том числе Л1879ВМ1 (NM6403) и 1879ВМ2 (NM6404). Дальнейшее развитие семейства связано с завершением разработки и запуском на изготовление в 2006 году процессора третьего поколения 1879ВМ4 (NM6405). Особенностью данного семейства является оригинальная, запатентованная векторно-матричная архитектура, обеспечивающая высокое соотношение производительности и цены устройств. Следует особо подчеркнуть, что это полностью отечественная разработка. Процессоры семейства 1879ВМх представляют собой высокопроизводительные вычислительные устройства, имеющие RISC-архитектуру с элементами VLIW (Very Long Instruction Word), SIMD (Single Instruction Multiple Data) и суперскаляра. Архитектура и структура обеспечивают: аппаратную поддержку матричных и векторных операций над векторами, представляющими собой 64-разрядные слова, в которых упакованы данные, представленные в дополнительном коде с фиксированной точкой; программную настройку исполнительных узлов для работы с векторами данных, содержащих необходимое количество элементов требуемой разрядности (в общем случае количество элементов в векторе и их разрядность должны принимать любое значение в пределах от 1 до 64, суммарная разрядность всех элементов каждого вектора должна составлять 64 разряда); исполнение векторных команд в течение нескольких процессорных тактов, число которых (от 1 до 32) определяется специальным полем команды. Процессор Л1879ВМ1

milstar: http://www.module.ru/ruproducts/proc/dsm.shtml СБИС 1879ВМ3 представляет собой быстродействующий программируемый контроллер со встроенными аналого-цифровыми (АЦП) и цифро-аналоговыми (ЦАП) преобразователями. Микросхема предназначена для предварительной обработки широкополосных аналоговых сигналов, формирования потока данных для вторичной обработки цифровым процессором сигналов (ЦПС), восстановления аналогового сигнала после вторичной обработки. В качестве ЦПС предпочтительно использование процессоров Л1879ВМ1 или перспективного 1879ВМ2 - эти микросхемы имеют совместимый цифровой интерфейс. http://www.module.ru/ruproducts/proc/dsm.shtml СБИС 1879ВМ3 реализует концепцию "система-на-кристалле" - содержит 2 Мбит статического ОЗУ, 2 АЦП 6 бит 600 МГц, 4 ЦАП 8 бит 300 МГц, производительное 128-разрядное процессорное ядро 150 МГц, цифровые интерфейсы. Микросхема предназначена для предварительной обработки широкополосных аналоговых сигналов, формирования потока данных для вторичной обработки цифровым процессором сигналов (ЦПС), восстановления аналогового сигнала после вторичной обработки.

milstar: Научно-технический центр "Модуль" учрежден в 1990 году известными фирмами российского военно-промышленного комплекса: межгосударственной корпорацией (ранее НПО) "Вымпел" и Научно-исследовательским институтом "Радиоприборостроение

milstar: http://www.nec.co.jp/techrep/en/journal/g08/n04/080403.html Abstract The CPU of the SX-9 uses 8 sets of vector pipelines to achieve a high performance over 100GFLOPS with a single unit. The memory with a maximum 1T-byte capacity can be shared by up to 16 CPUs, the data transfer between the CPU and MMU has a maximum of 4T bytes/sec and that between the I/O unit and the MMU has a maximum of 64G bytes/sec. × 2. This paper describes the CPU, memory and I/O processing unit of the SX-9 system featuring such high performances. The vector operation block has 8 sets of vector pipelines per processor, each of which is composed of the basic operation pipelines with concurrent operation capabilities including the Logical, Multiplication, Add/Shift and Div pipelines (the Multiplication and Add/Shift use 2 pipelines respectively) as well as the Mask and Load/Store pipelines, 16 mask registers with a 64-bit capacity per register and 72 vector registers with 512 bytes capacity per register. With the total capacity of the vector registers adding up to 144k bytes, this block can execute powerful vector operations by running the 48 basic operation pipelines concurrently. The data transfer between vector pipes is also as high as 100G bytes/sec., which has enabled an increase in the speed of vector data compression and decompression by means of vector data transfer between vector pipes and mask bits. The MMU cards are capable of simultaneous, concurrent operations of memory access requests from the CPU. It features an extremely high data transfer capability with a memory throughput performance of 8G bytes/sec. per MMU card, or a maximum of 4T bytes/sec. for the system. 0.065 micron 350 mln transistorow na odnom chipe ,100 gigaflop oktjabr 2007 goda resultat ############################################################# http://www.nec.co.jp/techrep/en/journal/g08/n04/080405-70.html http://www.nec.co.jp/techrep/en/journal/g08/n04/080405-71.html http://www.nec.co.jp/techrep/en/journal/g08/n04/080405.html#img70

milstar: Esche raz rjad NII i ix razrabotki 1. Bruka i MCST Elbrus ,rabotajut s Almaz-Antej ,EWM dlja S-400/s-500 http://www.ineum.ru/production.html настоящее время создается система на кристалле «Эльбрус-S» с проектными нормами 90 нм и с производительностью на 64 разрядных операциях (смешанные вычисления) – 10 млрд. оп/с; dlja sprawki Fujitsu 2009 g 0.042 mircona ,8 core ,58 watt, 128 gigaflop Стратегия развития ОАО «ИНЭУМ им. И.С. Брука» на период до 2015 года Создание технологий проектирования и производства уникальных отечественных микропроцессорных систем и высокопроизводительных вычислительных комплексов для оснащения Вооруженных Сил и других силовых ведомств современным радиоэлектронным вооружением. http://www.ineum.ru/institute.html Владимир Волконский, Федор Груздов, Александр Ким, Юлий Сахин (volfgkimyuli@mcst.ru) –сотрудники ОАО «ИНЭУМ им. И.С. Брука» и ЗАО «МЦСТ» (Москва).

milstar: 2. Srawnitelnaja ocenki processorow 2005-2007 po FFT (odin iz ljubimix PRO algoritmow ) . Proekt Angara , http://www.nicevt.ru/Repository/file/article-02.pdf Yawno widno preimsuchestwo wektornix pri primerno rawnoj chastote http://www.nicevt.ru/publication/?id=2 ОАО «НИЦЭВТ» ЕС-1740 «Ангарa personalnie ewm woennogo standarta http://www.nicevt.ru/personalnye_evm/ ластер лабораторного или персонального уровня (одна тумбочка или стойка малого размера). * Пиковая производительность универсальных процессоров одного вычислительного узла до 249,6 GFlops (в первом квартале до 364,8 GFlops). Используются до четырех четырехпроцессорных плат с 6-ядерными http://www.nicevt.ru/techniques/81/86/

milstar: 3. http://www.ipmce.ru/custom/ekb/ Институт точной механики и вычислительной техники им. С. А. Лебедева РАН http://www.ipmce.ru/img/release/design-center_ipmce.pdf sertifikat 22 znii mo , razrabotka AZP ,ZAP Производство Институт производит радар-процессоры для навигационных двухкоординатных морских РЛС, выпускаемых ОАО «Горизонт», г. Ростов-на-Дону. Разработанные в институте приборы является ключевым элементом корабельных навигационных радаров. Спецвычислитель радар-процессора выполняет оптимальную обработку отраженных сигналов, выделение и автосопровождение целей, обеспечивает визуализацию обстановки, наложение информации на электронные карты, а также решает различные навигационные задачи в автоматическом режиме. Навигационные РЛС, построенные на базе радар-процессоров ИТМиВТ, соответствуют требованиям Российских регистров и международных организаций (ИМО), поставляются в пограничную службу ФСБ, ВМФ России и в ВМС иностранных государств. Аппаратура высоко оценена российскими судовладельцами за помехозащищенность, надежность и удобство эксплуатации http://www.ipmce.ru/custom/navigation/ http://www.ipmce.ru/img/release/lab_vsop.pdf

milstar: http://www.mil-embedded.com/articles/id/?4448 February 2010 Intel Architecture: All set for high-performance military embedded signal processing applications

milstar: http://www.nicevt.ru/about/75/ osnovnie akzioneri obschestwa NICEWT Konzern radiostroenija Vega -60.26 % ###################################################### Institut Bruka i MCST Elbrus imeet odnogo cEO po sowmestitelstw ui produkzija dlja Almaz -Antej S-400/S-500

milstar: http://www.nicevt.ru/about/75/ 3. Положение Общества в отрасли ОАО «НИЦЭВТ» создано в 1994 году в процессе приватизации государственного предприятия «Научно-исследовательский центр электронной вычислительной техники», существующего с 1948 года. За последние годы сформировалась сфера деятельности ОАО «НИЦЭВТ» в отрасли, связанная с созданием отечественных суперкомпьютерных технологий. В настоящее время в этом направлении проводятся работы по созданию семейства суперкомпьютеров стратегического назначения (СКСН) ЕС-1740 «Ангара» с перспективной архитектурой, масштабируемых до транспетафлопсного уровня реальной производительности, на основе высокопроизводительных микропроцессоров и высокоскоростной коммуникационной сети. Подобные суперЭВМ предназначены для решения задач обеспечения государственной безопасности и важнейших научно-технических задач. Основными потребителями данной продукции являются силовые ведомства, Росатом, предприятия ВПК и организации РАН. Конкуренты – фирмы CRAY, IBM. Одним из важных направлений деятельности ОАО «НИЦЭВТ» является разработка, изготовление и поставка универсальных ЭВМ. C 2000 года ОАО «НИЦЭВТ» изготавливает и поставляет изделия ПЭВМ ЕС1855, АРМ-АПТГ (абонентский пункт телеграфный) и АРМ-ЦКС (центр коммутации сообщений) (на базе ПЭВМ ЕС1855), позволяющие создавать системы документального обмена. Данные изделия используются для организации засекреченной связи для нужд МО РФ, ФСБ РФ и других силовых ведомств. В 2007 году начались поставки КТСОС (комплекс технических средств обработки сообщений) на базе ПЭВМ ЕС 1855 для нужд МО РФ. Конкуренты: ФГУП «Институт сетевых технологий» (г. Санкт-Петербург). Доля ОАО «НИЦЭВТ» в данном сегменте рынка составляет 10 %. С 2003 года в ОАО «НИЦЭВТ» начато серийное производство ППЭВМ ЕС1866 (ноутбук), предназначенной для работы в экстремальных климатических условиях и в агрессивных средах. Используется как базовая ПЭВМ различными предприятиями для создания новых образцов вооружения и военной техники. За 7 лет выпуска поставлено несколько тысяч комплектов ПЭВМ ЕС1866 для предприятий Минпромторга России, Роскосмоса и других. Среди предприятий, серийно выпускающих продукцию в интересах МО РФ и использующих для комплектации ППЭВМ ЕС1866, такие, как НИИКП, ОАО «Климов», ОАО «Концерн «Созвездие», ФГУП НПОА им. акад. Н.А.Семихатова, ФГУП НИИАА им. акад. В.С. Семенихина, ФГУП «НИИССУ» и другие. Доля ОАО «НИЦЭВТ» в данном сегменте рынка составляет 40%. Выполнена инициативная разработка терминалов ЕС-1870 для распределенных комплексов обработки конфиденциальной информации на основе технологии «Тонкий клиент», освоено их серийное производство. В 2009 году на их основе разработана бортовая ЭВМ ЕС1870.01, адаптированная для работы на подвижных средствах в полевых условиях. Основными заказчиками являются силовые ведомства, а также предприятия ВПК и коммерческие структуры. На 2010 год планируется поставка более 100 образцов ЕС-1870. В ОАО «НИЦЭВТ» активно развивается деятельность по разработке, изготовлению и поставкам сложных заказных микропроцессорных систем. По заказу Министерства обороны РФ в 2009 году проводилась разработка блока обработки первичной информации для изделия 9М723-1 комплекса 9К-720 «Искандер». Продолжение работ, изготовление и поставка изделий планируется в 2010-2011 годах. ОАО «НИЦЭВТ» занимает устойчивую позицию в сегменте рынка «Поддержание жизненного цикла вычислительных центров силовых структур» и «Переоснащение вычислительных центров государственных органов, силовых структур и предприятий ВПК». Основным направлением в этих работах является разработка комплексного программно-технического решения для вычислительных центров, позволяющего сохранить ранее разработанное программное обеспечение, информационные ресурсы и технологию обработки информации, составляющей государственную и коммерческую тайну, и предоставить возможность развития вычислительных центров на современных технических и программных средствах. В ОАО «НИЦЭВТ» разработаны и прошли испытания на соответствие утвержденному МО РФ ТУ одно- и двухмашинные (отказоустойчивые) вычислительные комплексы с отечественными периферийными устройствами, с комплектом системной математики (операционная система, СУБД, средства разработки), сертифицированном на обработку информации с грифом не выше «совершенно секретно». В ОАО «НИЦЭВТ» проводится разработка программных системных средств, позволяющих обрабатывать информацию с максимальными грифами секретности. В развитие темы «Переоснащение вычислительных центров…» ОАО «НИЦЭВТ» проводит разработку программного обеспечения библиотек хранилищ данных и современного системного программного обеспечения и катастрофоустойчивых решений с последующей сертификацией на обработку информации с грифом не выше «совершенно секретно». Основными потребителями решений, предлагаемых ОАО «НИЦЭВТ» в части «Переоснащение вычислительных центров…», являются МО РФ, МВД и частично ФСБ, а также предприятия ВПК. Основные конкуренты: «Техносерв-АС», «Compulink», «ЕС-инжиниринг» Доля ОАО «НИЦЭВТ» в этом сегменте составляет 20% - 30%. Изменение доли ОАО «НИЦЭВТ» связано с реализацией в Российской Федерации глобальных проектов по информатизации государственных органов. Совместно с фирмой IBM проводились работы по портированию прикладных систем, в т.ч. Maximo (система учета материальных активов) на платформу zSeries с целью последующего предложения «комплексных решений» - технических и программных средств заказчику. Выполняются заказные работы по разработке устройств и систем с использованием технологии Глонасс. Проводятся внутренние работы по созданию «диспетчерского пункта» и мобильных устройств позицирования со средствами передачи информации по каналам радиосвязи и GPRS. Конкуренция в этой среде высокая, но современные технологии нахо-дят широкое применение во многих приложениях, поэтому существует большое количество незанятых ниш под конкретные решения. Производственный комплекс ОАО «НИЦЭВТ» образца 2009 года – высокотехнологичное производство полного цикла, ориентированное на изготовление базовых компонентов электронных изделий специального назначения, включая изготовление мелких и средних партий печатных плат, электронных модулей, корпусных деталей и сборочных единиц, а также нанесение защитных покрытий. После ввода модернизированного производства ОАО «НИЦЭВТ» является российским предприятием-производителем печатных плат 5-го и выше класса точности, ориентированным на мелкие и среднесерийные заказы. В 2009 году расстановка сил участников рынка радикально не изменилась. Поставщиками печатных плат в Российской Федерации являются около 30 компаний, из них: ● более 20 компаний не имеют возможности производить печатные платы 5-го и выше класса точности (данный сегмент рынка наиболее динамично развивающийся), и вынуждены размещать заказы на предприятиях ЮВА, Европы и Канады; ● предприятие ФГУП «ГРПЗ» имеет технические и технологические возможности серийного производства ПП 5-го класса точности; ● около 8 компаний являются представителями зарубежных фирм и, соответственно, не имеют собственного производства на территории РФ. ОАО «НИЦЭВТ» планирует в течение 2010-2011 годов реализовать план мероприятий, направленных на завоевание существенной доли рынка в сегменте производства высокосложных многослойных печатных плат. Цех механообработки и цех защитных покрытий, а также монтажно-сборочное производство обеспечивают выпуск как функционально законченных электронных модулей, так и широкой номенклатуры изделий в соответствии с техническими и технологическими возможностями данных производственных участков. Среднегодовая загрузка данных цехов составляет не более 50%. Это связано с сокращением объема работ у потенциальных заказчиков по механообработке и структурированием рынка печатных плат и электронных модулей в связи с образованием вертикально интегрированных структур. Частично обусловленное общим экономическим кризисом снижение объемов заказов на традиционную продукцию компенсировалось освоением новых сегментов рынка (например, оснащение кузовов автомобилей средствами связи и др.). В 2010 году предполагается продолжить поиск и освоение новых сегментов рынка. ОАО «НИЦЭВТ» предпринимает серьёзные усилия по увеличению доли своей продукции на рынке, связанном с созданием и внедрением в народное хозяйство, МО РФ и другие силовые ведомства технических и программных средств вычислительной техники. 4. Приоритетные направления деятельности Общества Критериями выбора приоритетных направлений деятельности ОАО «НИЦЭВТ» явились: - «Перечень критических технологий Российской Федерации», утвержденный Президентом РФ; - решения Правительства РФ, Минпромторга России; - федеральные целевые и другие программы; - потребности рынка в продукции Общества; - решение задач, направленных на повышение обороноспособности страны; - мировые тенденции развития компьютерных и информационных технологий; - преемственность в научно-техническом развитии Общества; - имеющийся научно-технический задел и наличие высококвалифицированных кадров . К приоритетным направлениям деятельности ОАО «НИЦЭВТ» на 2009 – 2011 годы относятся: 1. Развитие отечественных суперкомпьютерных технологий. 2. Разработка, изготовление и поставка микропроцессорной техники. 3. Разработка, изготовление и поставка универсальных ЭВМ. 4. Работы по поддержанию жизненного цикла ЕС ЭВМ, создание современных катастрофоустойчивых вычислительных центров. 5. Разработка типовых базовых технологических процессов производства РЭА, изготовление и поставка составных частей РЭА.

milstar: . Разработка, изготовление и поставка микропроцессорной техники. 2.1. В 2009 году по заказу Министерства обороны РФ в ОАО «НИЦЭВТ» выполнен третий этап ОКР «Янтарь-Багет» по разработке блока обработки первичной информации (БОПИ) для изделия 9М723-1 комплекса 9К-720 «Искандер». ************************************************************************ В рамках этапа начаты предварительные испытания БОПИ. Успешно осуществлена стыковка БОПИ с аппаратурой изделия 9Б918. Организуется серийное производство и заключен договор с ФГУП «НИИ «Полюс» на изготовление 22-х образцов БОПИ в 2010 году. 2.2. В ОАО «НИЦЭВТ» развивается деятельность по разработке заказных специализированных вычислительных систем. В 2009 году был осуществлен комплекс мер по подготовке с 2010 года серийного производства комплекта средств управления и программного обеспечения «Лимузин-М» для заказчика в/ч 35533.

milstar: wiruchka za 2009 - 1.431 mlrd rub ( 48 mln $ primerno) chistaja pribil -65 mln rub По состоянию на 01.01.2010 численность работников ОАО «НИЦЭВТ» составила 614 человек, среди них 6 докторов наук и 23 кандидата наук. dlja srawnenija Cray 320-350 mln $ w 2010 na 827 chel Wozmozno Ivanovu stoit rassmotret* varianti powischenija objema prodaz ( unix serveri tipa m3000 Fujitsu po 15000 -20000 $ po 5-10 tis w god na rinke SNG ?, Rugged notebook GD8000 ,Panasonic CF ?) JV s Fujitsu /SUN/MCST Elbrus ? http://www.gd-itronix.com/index.cfm?page=Products:GD8000 https://globalsp.ts.fujitsu.com/dmsp/docs/ds-se-m3000-en.pdf http://www.toughbook.eu/products-and-services Размер среднемесячной заработной платы остался на уровне 2008 года и составил 31,28 тыс. рублей. normalno ... rekordsmen werojano Sitronic -73 tis.rub

milstar: srawnenie CRAY 320-350 mln $ na 827 chel NICEWT 48 mln $ na 614 chel -t.e. 64 mln $ na 827 chel w 5 raz mensche chem y CRAY ,neobxodimo powisit' d0 120-175 mln $ . Produktivnosti Cray nedostich ,osnovnie pokupateli -bolee bednie strani chem USA

milstar: 8. Перспективы развития линии «Эльбрус» Работа над микропроцессорами семейства «Эльбрус» и компьютерами на базе этих микропроцессоров является важнейшей для компании ЗАО «МЦСТ». В настоящее время завершаются работы над созданием одноядерной системы на кристалле «Эльбрус-S» на базе технологии 90 нм. В активной фазе находится разработка гетерогенного 6-ядерного микропроцессора с двумя универсальными ядрами «Эль-брус» и четырьмя специализированными ядрами для обработки сигналов. Этот микропроцессор также разрабатывается на технологии 90 нм и предназначен для использования в различных встраиваемых системах. Оба микропроцессора будут работать на тактовой частоте 500 МГц. Начаты работы над гомогенным 4-ядерным микропроцессором «Эльбрус-2S» на технологии 65 нм, который также будет реализован как система на кристалле, работающая на частоте 1 ГГц. В части развития работ над микропроцессорами предполагается их реализация на технологиях 45 нм, 32 нм, 22 нм и более высоких по мере их появления. При этом ставится задача предельно оптимизировать логическое и физическое проектирование, обеспечив достижение тактовых частот свыше 4 ГГц. Предполагается также дальнейшее развитие архитектуры широкого командного слова, используемой в ядре микропроцессора, чтобы обеспечить в будущем производительность свыше 16 Gflops/ГГц на ядро. dlja sprawki maj 2009 "Venus" eight-core Sparc64-VIIIfx processors Fujitsu 128 gigaflop ,58 watt ,0.042 microna При этом число процессорных ядер в гомогенных системах должно возрасти до 16 на один микропроцессор, а в гетерогенных – возможно и больше. За счет активного применения энергосберегающих технологий при проектировании микропроцессоров предполагается на порядок увеличить производительность к выделяемой мощности и довести его до 4 Gflops/Вт. В микропроцессоры будут активно встраиваться быстрые каналы и контроллеры памяти, поддерживающие создание многопроцессорных и много машинных систем, а также средства, обеспечивающие достоверность и надежность вычислений. Все это позволит выйти на уровень микропроцессоров с терафлопной производительностью. В части развития вычислительных комплексов предполагается создание много процессорных систем на общей памяти с целью создания мощного серверного узла, содержащего до 64 процессоров и до 1024 процессорных ядер. При этом большое внимание предполагается уделять средствам параллельного доступа в память, обеспечивая темп 2 байта на 64-разрядную вещественную операцию. Это позволит получить серверы терафлопного диапазона, а объединение столь мощных серверных узлов в многомашинный комплекс позволит создать суперкомпьютеры петафлопного диапазона. Эти вычислительные комплексы будут поддерживаться эффективными автоматическими средствами распараллеливания задач на многопроцессорные и многомашинные конфигурации. Предполагается также создать специальные системы контроля состояния подобных вычислительных комплексов, облегчающие их обслуживание, и снабдить их средствами автоматической реконфигурации для поддержания высокой надежности и готовности. Все это позволит сократить или даже ликвидировать отставание в стратегически важной области и повысит технологическую независимость и информационную безопасность. 9. Заключение Подводя итоги, хотелось бы еще раз перечислить основные свойства, которые обеспечивают и предоставляют пользователям процессоры семейства «Эльбрус» и их программное обеспечение: • высокую производительность вычислений; • возможность использования всех видов параллелизма; o параллелизм операций, o дополнительный параллелизм упакованных операций (короткие вектора), o параллелизм нескольких процессорных ядер и процессоров, работающих на общей памяти с когерентным доступом, o параллелизм систем с распределенной памятью; • экономное энергопотребление; • современное программное обеспечение, глубоко интегрированное с архитектурой микропроцессора; • полную и эффективную двоичную совместимость с архитектурой Intel x86 при лицензионной независимости от компании Интел; • средства разработки и эффективной отладки надежных программных систем большими коллективами в сжатые сроки; • конкурентоспособные аппаратные и программные средства при массовом их производстве; • технологическую независимость и информационную безопасность.

milstar: Synthetic Aperture Radar on CSX700 1 Introduction ClearSpeed’s CSX700, “Callanish”, is a high-performance, very low power processor capable of executing 96 GFLOPS of double or single precision IEEE 754 math operations and 48 GMACS of 16/32/64-bit integer operations while the entire chip typically consumes less than 10 watts at 250MHz, including I/O power consumption. Manufactured using IBM’s proven 90nm process, the CSX700 includes 192 cores, called Processor Elements (or PEs), grouped into two arrays of 96. Each group of 96 PEs runs its own data parallel program written in C. http://www.clearspeed.com/applications/syntheticapertureradar/index.php ClearSpeed’s CSX processor product line, of which the CSX700 is the latest, has been specifically designed for high-performance, low-power applications where extreme computational intensity is further exacerbated by extreme demands on power and cooling. The CSX700 achieves its industry leading performance and performance per watt by explicitly exploiting the data parallelism naturally present in most applications, including: Synthetic aperture radar Hyper spectral imaging Image compression/decompression (for example, JPEG2000) Beam forming Holography Neural networks Many of these applications have traditionally been handled using SIMD processing. The CSX processor family integrates large-scale SIMD processing on a single chip. However, ClearSpeed’s CSX architecture includes several innovations that fundamentally solve the bottlenecks associated with traditional SIMD processing. ClearSpeed’s patented CSX “smart SIMD” architecture achieves this through advanced features such as indexed addressing in each PE (allowing sophisticated data structures and pointer chasing to be implemented, for example) and hardware support for multithreaded execution.

milstar: Clearspeed will give 96 GFlops Out Of 12 Watts at double precision which compares well with Nvidia’s chip 100 GFlops in double precision mode and consume 170 watts. CSX700 0.09 micron - W Rosiii est'

milstar: http://www.cotsjournalonline.com/magazine/articles/view/100872/pg:1 FPGA Computing Solutions Help Radar Systems Keep Pace Today’s military radar systems continue to demand more frequency range and bandwidth. To keep pace, FPGA-based solutions provide a blend of flexibility and performance not possible using general-purpose processors. Described here is an FPGA-based, two-channel radar receiver front end. The system has an instantaneous bandwidth of 2.2 GHz and implements two independent signal detection channels, as would typically be implemented in an Electronic Support Measures (ESM) system. The digitized data streams along with the output from the signal detection blocks are available for further processing–such as down conversion, direction finding, and so on–or streaming via a wide range of communication protocols. An example ESM system is the Radar Warning Receiver (RWR)/Electronic Support Measures (ESM) systems derived from the Lockheed Martin AN/ALQ-210 system, which is to be deployed on the U.S. Navy’s MH-60R multi-mission naval helicopters (Figure 1). The two A/D channels, both operating at 2.2 GHz, are used to carry out In-phase and Quad-phase (IQ) sampling in order to generate a complex data stream. A/D data is fed via an onboard demultiplexor chip to the A/D interface within the receiver channel FPGAs. The A/D interface highlighted in Figure 1 carries out further demultiplexing and synchronization of the A/D data streams. Each of the data streams is then replicated and passed across to the neighboring receiver channel FPGA such that each receiver channel can operate entirely independently. A buffering stage is implemented for each of the channels to allow a user-configurable amount of pre-triggering and to provide compensation for the Fast Fourier Transform (FFT) and peak detection/threshold latencies. A bank of DDR3 memory is configured as a circular buffer and data is continually streamed to memory and read back subject to a delay corresponding to the detection latency and user-defined amount of pre-triggering. FFT for Signal Detection The signal detection mechanism is implemented using a high-performance FFT and a peak detection/threshold operation. The FFT core accepts the complex data stream at the A/D sample rate and generates a frequency domain representation of the data stream. The FFT can be configured at run time to operate in 1K, 2K or 4K point modes, allowing frequency resolution to be traded for a faster detection response. The FFT also allows a user-definable set of FFT window coefficients to be used, allowing its operation to be tailored to specific requirements. The output from the FFT is fed directly into a peak detection and threshold block. This block will determine the FFT bin with maximum energy present and determine whether it exceeds the user-configurable detection threshold. Receive channels can independently have FFT bins excluded from the detection processing, thus enabling each channel to independently handle different regions of the overall bandwidth. Once a detection has been made, the FFT bin is flagged as being active; this active FFT bin is maintained until the energy returns below the detection threshold.

milstar: rabota napisana pri podderzke Sandia National laboratory http://contentdm.lib.byu.edu/ETD/image/etd855.pdf Consider a hypothetical radar that can discriminate targets separated by more than 500 m in range. Such a system, if implemented using DSP techniques, would require a digital sampling rate of approximately 1 MHz. Ignoring a large number of details, if the system must detect targets up to 150 Km in distance, it might need to compile a 1024-point DFT every 1 milliseconds. -------- The FFT is an efficient algorithm for computing the DFT the FFT were invented prior to 1965, it was not until that year that the seminal paper by Cooley and Tukey [6] presented the first widely used FFT algorithm ----------------- Synthetic aperture radar (SAR), a type of imaging radar, operates at sampling rates of hundreds of Mega-Hertz, or even Giga-Hertz. ***************************************************** sootw ISAR ( w otlichii ot SAR RLS nepodwizna -cel podwizna ... yabch na ballist. traektorii) A 4096-point DFT might need to be computed every 800 micro-seconds. ---------------- Though the FFT offers performance advantages over the DFT, it is nevertheless an expensive operation. This is compounded by the fact that technologies continue to appear which demand ever higher data throughput, executed on larger and larger data sets. For example, some real-time radar systems require a 4096-point DFT to be computed with a data sample rate exceeding 500 million samples per second. Such a single module must execute at the equivalent rate of about 40 GFLOPS, and maintain a data throughput of 32 Gbps.

milstar: http://www.ll.mit.edu/HPEC/agendas/proc08/Day3/42-Day3-Session5-Kim-abstract.pdf

milstar: http://www.xilinx.com/support/documentation/ip_documentation/xfft_ds260.pdf

milstar: http://www.militaryaerospace.com/index/display/article-display/332820/articles/military-aerospace-electronics/volume-19/issue-6/features/special-report/radar-technology-looks-to-the-future.html Radar technology looks to the future Jun 1, 2008 Modern radar systems are combining advanced materials, solid-state modules, digital signal processors, and complex A-D converters to give a better look to military and civilian users who need the best possible capability in small, compact, and efficient packages Mark Russell, vice president of engineering for integrated defense systems at Raytheon Co. in Tewksbury, Mass ********************************************************************************************** ...In essence, once radar signals are converted from analog to digital, they are limited only by the state of the art in digital processing, which today is not a serious limitation at all. “It’s not a processing problem,” Russell says, ************************************************************************************** explaining that new powerful generations of field-programmable gate arrays are available to process complex fast Fourier transform (FFT) algorithms on which radar processing depends. ..... We can now use commercial parts for A-D converters that enable us to do direct digital sampling,” says Douglas Reep, vice president and chief engineer of the Lockheed Martin Corp. radar systems segment in Syracuse, N.Y. “We are seeing a trend where we remove analog components from systems.” “Now we can almost digitize microwave signals without the down-convert,” says Jerald Nespor, Lockheed Martin senior fellow for radar development at the company’s facility in Moorestown, N.J. Werojatno smotrja gde , tradizionno 2 preobrazowanie chastoti 35 ghz - k 1 intermedite freuency (pch) -potom k 2 IF “We need A-D converters with sufficient sampling rates to do that. na 35 ghz ? 10 bit ? .... Everyone wants higher efficiency and more dynamic range, and we can do that with COTS technologies and innovative architectures.”

milstar: “Now we can almost digitize microwave signals without the down-convert,” says Jerald Nespor, Lockheed Martin senior fellow for radar development at the company’s facility in Moorestown, N.J. Werojatno smotrja gde , tradizionno 2 preobrazowanie chastoti 35 ghz - k 1 intermedite freuency (pch) -potom k 2 IF “We need A-D converters with sufficient sampling rates to do that. na 35 ghz ? 10 bit ? .... poka oni w rajone 2 gigagerz ( 2-oj IF) *********************************************************** Stat'ja Analog Device o ADC /DAC converterax w woennix radarax i ix vlijanii na obrabotku signala http://mae.pennnet.com/display_article/366169/32/ARTCL/none/EXCON/1/Military-A/D-and-D/A-converters-come-to-grips-with-a-complex,-network-centric-world/ Military A/D and D/A converters come to grips with a complex, network centric world Analog to digital (A/D) converter and digital to analog (D/A) converter designers are struggling to keep pace with a military radio spectrum burdened with wireless PDA users, broadband Internet surfers, traditional radio communications -- and an enemy that detonates roadside bombs with cell phones and garage door openers. By John Keller Modern electronic equipment for military and aerospace applications presents systems designers with a fundamental contradiction: the real world we observe with radar systems and other RF sensor applications is analog, yet the way we process sensor information is digital. ############################ There has to be a fast, efficient, and accurate way to translate analog sensor information into digital data for efficient processing, and to translate digital data back to analog for wireless transmission and -- let's face it -- for human understanding. Enter modern analog to digital converters and digital to analog converters. These data conversion devices, designed and integrated by a handful of industry specialists, represent the crucial glue that links the analog world to the digital. Without them, much of today's high-performance digital processors would be useless in RF and electro-optical ######################################################################### applications like radar, software-defined radio, electronic warfare, missile guidance, high-end test and measurement ########################################################################### equipment, and counter improvised explosive device (IED) systems. See related story, Radiation hardened A/D and D/A converters for space electronics present special challenges. ######################################################################### Instead, systems designers would have to rely on complex and expensive analog data processors, and most likely would render information not as quickly and accurately as do today's systems that use modern A/D converters and D/A converters. With the plethora of widely available, high performance, and relatively inexpensive digital processing available today, such as multiprocessing embedded computers and field-programmable gate arrays (FPGAs), the value of the A/D converter cannot be understated. "Typically the A/D converter is selected first, and then the [digital] signal processing path behind the ADC; ##################################################################### it's one of the long poles in the tent," explains Phil Lopresti, director of the high speed data converter product at A/D converter manufacturer Intersil Corp. in Austin, Texas. ##################################### The A/D and D/A converter "really defines the overall system capability and system limits," ########################################################### adds Mike Althar, vice president and general manager of the Intersil Special Products segment in Palm Bay, Fla. As designers use the A/D and D/A converters as bridges between analog and digital data, they also must balance the amount of processing necessary for each realm. "It is always a compromise in the processing you do in the analog part of the world, and processing you do once the data becomes digital," says Andrew Reddig, president and chief technology officer at TEK Microsystems Inc., a high-performance signal processing specialist in Chelmsford, Mass. "It's easy to do lots of manipulations once you get a signal into the digital realm," Reddig explains. "Analog processing is complicated and very expensive." One goal of systems integrators is to place the A/D converter as close as possible to the sensor gathering the analog ########################################################################### signal -- typical an antenna or electro-optical sensor. ################################## In this way they can simplify their architectures and do the maximum amount of processing digitally, which is fast and inexpensive. Performance in balance A/D and D/A converters essentially have four crucial benchmarks that enable manufacturers and users to characterize their performance for different kinds of applications: 1) speed, or bandwidth, as measured in MHz or megasamples per second (the larger the number of megasamples per second, the faster the device); 2) resolution, or accuracy, as measured in bits (the larger the number of bits, the higher the resolution of the device); 3) noise and distortion rejection, as measured in decibels, or dB (the higher the decibel level, the better the device rejects noise and distortion); and 4) size, weight, and power consumption. The speed of the A/D and D/A converter describes how many signal samples per second the device can process. Typically this is measured in MHz, or millions samples per second. Some devices can take only hundreds of samples per second, and some of today's fastest devices can take 3 billion samples per second (gigasamples). ################################################################ The resolution of A/D and D/A converters refers to the detail and depth of each sample taken, and is measured in bits. The higher the number of bits, the more detailed is each sample taken. High resolution is particularly important in applications like imaging radar that must discern small objects close by ######################################################################### large objects, or in signals intelligence that must be able to characterize even the faintest radio signals in the presence of many other signals and electronic noise. ############################ Noise and distortion rejection is measured in two ways. The first is spurious noise dynamic range (SNDR), and the second is signal to noise ratio (SNR), both of which are measured in decibels, or dB. The higher the dB level of these two measurements, the better the A/D or D/A is at detecting and characterizing weak signals that may be important. Strong noise and distortion rejection is particularly important for applications like signals intelligence, radio communications, or sophisticated radar jammers. Some A/D and D/A makers will list a device's "useful bits" rating for resolution, which considers not only the part's resolution, but also its noise and distortion rejection ability. An A/D or D/A may have a high bit resolution rating, but #################################################################### poor noise rejection, which effectively would reduce its useful resolution bits rating. #################################################### Size, weight, and power consumption -- collectively referred to as SWAP -- are particularly important for portable and hand-held applications like hand-held software-defined radios and portable spectrum analyzer gear for deployed electronic warfare and IED detection, as well as for fighter aircraft, unmanned vehicles, and missile applications. Different devices, different applications Relatively large ground-based or shipboard radar applications, for example, do not depend so much on SWAP because they have ample power supplies and space. Conservative power consumption can be a factor in these kinds of applications, however, to reduce heat and the need for exotic electronics cooling schemes. "If it is part of a ship or vehicle, there are relatively few power constraints," ################################################## explains Chuck Sanna, product marketing engineer for A/D and D/A converter manufacturer Texas Instruments Inc. (TI) in Dallas. "With portable devices, the battery is the issue." The larger the application, the more the designer concentrates on pure A/D and D/A converter performance, rather ########################################################################### than on device size and power consumption says Pam Aparo, ######################################### marketing manager for device maker Analog Devices High-Speed ADC Products segment in Greensboro, N.C. "Most of the requirements we get break down into 'the sky's the limit' in the performance and power that our users need," she says. "A ground-based radar is not concerned about power; they want all the performance they can get. ####################################################################### With missiles and communications and things people have to carry, it has to be a lightweight system, so we have to get the size and power down." ##################### Something else systems integrators must consider when looking at A/D and D/A converters is the analog circuitry in the processing chain immediately before the converter. If these components are of marginal quality, it might not make sense to use a top-of the line signal converter. "It's not just the ADC that you have to think about in terms of a system," explains Duncan Bosworth, director of engineering at TEK Micro. "There are still the analog components that go into the front of it. ADCs aren't fast enough yet to see everything, so you still need to think of the ADC along with the receiver you use with it. There's no sense to have an ADC with deep resolution if your amplifier and receiver have very poor noise performance. The analog part will dominate overall performance. "A/D is the boundary between analog and digital, but it is very important to match the tuner and amplifier stage with the A/D state so that everything works together as a system," Bosworth says. TI's Sanna says A/D and D/A converter makers must consider three potential system bottlenecks: how good is the ########################################################################## analog front end that interfaces with the antenna; the digital processing behind the A/D and D/A converters; and the ########################################################################## converters themselves, which occasionally can introduce noise, distortion, or other unwanted artifacts to signals of interest. ##################### Design tradeoffs No A/D or D/A converter -- at least not yet -- can be all things to all people. One rule of thumb is the faster the ######################################################################### device, the lower its resolution and noise rejection. On the other hand, the devices with the finest resolution and noise ########################################################################## rejection typically are not the fastest devices. It all depends on the application and the designer's needs. ###################################################################### One kind of radar jammer, for example, might have a high priority on speed, at the expense of resolution. ###################################################################### Above all, this system may need to detect radar signals quickly so it wastes no time in overwhelming the enemy ########################################################################### signal with jamming energy. In this application, it is not so important to characterize the radar signal with fine ####################################################################### resolution as it is to detect the radar signal quickly and jam it. ######################################## Signals intelligence and radio communications, on the other hand, put a priority on high resolution to detect and ########################################################################## classify weak signals of interest -- particularly when the desired signals are alongside strong signals or strong sources of noise. ######## Airport security screening systems also put a priority on signal conversion resolution over speed. These X-ray systems and gas sniffers "are detecting everything from explosives and contaminants, and the higher-precision converters help with the swabbing and puffers," says Intersil's Althar. "Better resolution gets you to lower parts-per-million levels." In noise and distortion rejection, designers sometimes would like to choose between optimizing for SFDR or SNR. A/D and D/A specialist Analog Devices Inc. in Norwood, Mass., offers the AD 9268 A/D converter that has a dither switch to enable users to choose between optimizing for SFDR and SNR. "It lets the users decide if they want low noise or better spurious performance," says Analog Devices's Aparo. State of the art Users of the devices constantly push the manufacturers to improve all aspects of A/D and D/A converters. "Customers want everything -- more speed, more resolution, lower power consumption, and smaller size," says TI's Sanna. "As the military really gears up the communications network side, the main driver is increased need for lower power. A cell phone on steroids type of system drives a lot of it across the board, and the digital battlefield is a huge driver." A/D converter Nirvana for systems integrators has not materialized yet, but manufacturers are edging ever closer to ########################################################################## what might be considered the perfect device. "We asked one of our customers recently what they want in a perfect ######################################################################### world," says TEK Micro's Reddig. "They said take all of the RF [device speed] up to 18 GHz and digitize with enough ########################################################################## bits so that everything is digital, and you don't need a tuner or processing at the analog end. A/Ds don't do that yet." ########################################################################## Still, much progress is being made. Historically, at a given resolution, A/D and D/A converter designers have been able effectively to double the sampling rate of their devices without hurting SNR or SFDR every one to three years, ######################################################################### says TI's Sanna. "You can do a lot if you throw power at it," he says. So what is the state of the art in today's A/D converters? ###################################### It all depends on the device's optimization for speed or resolution. At Texas Instruments, for example, the highest-resolution device -- at 16 bits -- tops out in speed at 200 ##################################################################### megasamples per second, Sanna says. The company's best 14-bit device runs at 400 megasamples per second, and the 12-bit device runs at 550 megasamples per second. There are also 10-bit devices on the market that run at 2 ########################################################################## gigasamples per second, as well as 8-bit A/D converters running at a dizzying 3 gigasamples per second, and even ########################################################################### faster. ####### At Intersil, the state of the art is in the realm of 12 bits of resolution at a speed of 250 to 500 megasamples per ######################################################################### second. The company's best 14-bit A/D converter runs at 250 megasamples per second. Intersil's flagship product -- the KAD 5512 P-50, is a 12-bit A/D converter running at 500 megasamples per second, with signal to noise ratio of 66 ############################################################################ dB and an SFDR or 85 db. Users can push this device to speeds of 1.3 GHz, says Intersil's Lopresti. ################################################################ At Analog Devices, the best is yet to come, with anticipated new A/D converter introductions in January and April 2010. These devices will have resolutions in excess of 14 bits, speeds faster than 150 megasamples per second, and ########################################################################### optimized for SFDR, which should be in the mid-90s dB, Aparo says. ############################################# "The big leap in both of those products will be much higher linearity at wider sample rates than we have available today," Aparo says. "They will have much better spurious dynamic range, and will be for use in applications like a radar system to make sure you are not seeing false targets, and to see small targets next to large targets. In communications it helps avoid interference from other channels." Design trends One of the most noticeable design trends in A/D and D/A converters is reducing size, weight, and power consumption for applications like handheld radios and sensor packages on unmanned aerial vehicles. "We are seeing radical improvements in power consumption," says Intersil's Lopresti. "People are trying to move that kind of data acquisition technology into mobile devices, handhelds, trucks, and movable equipment." Among the approaches manufacturers are using to shrink A/D and D/A converter geometries is to increase their use of on-board digital processing to enhance functionality, reduce device size, and cut power consumption. "Smaller geometries help with power significantly," says Analog Devices's Aparo. "We use more digital processing on the device so as not to make it hopelessly large." Designers also are fabricating chips with several A/D or D/A converters on board. "Now our A/D converters are in the 12-bit resolution, and are moving into duals, quads, and potentially octals in channels on the same chip," says #################################################################### Intersil's Lopresti. "In the past you bought one 12-bit ADC, and now you can buy four to eight on the same chip." One way manufacturers seek to reduce size, cut power consumption, and increase performance is through a controversial approach called interleaving. This enables devices to work together to speed signal sampling -- much the same way that multiprocessing computers use several microprocessors working together to increase computational speed. A/D converter manufacturers like National Semiconductor in Santa Clara, Calif., Intersil, and others are pursuing interleaving technology, while others around the industry do not give this design approach much credence. ###################################################################### "People have tried ganging A/Ds together," says Rodger Hosking, vice president of signals intelligence and software defined radio processing specialist Pentek Inc. in Upper Saddle River, N.J. "In practice it is very difficult, and almost never works very well." Nevertheless, Intersil's Lopresti says A/D converter interleaving is an important part of his company's strategy. "We do, in fact, have IP that allows us to interleave these converters together, and that is how we create very-high-performance, lower-power ADCs -- by interleaving two ADCs on the same chip." It's not easy however, yet the rewards can be great. "The only real tradeoffs you have to contend with are you must have a very area-efficient core," Lopresti says. "You will probably need to use bipolar or BiCMOS to do that. The device must be very area efficient, and you have to embed some kind of digital logic to identify the interleave spurs, and then identify the corrections needed in an algorithm to eliminate those spurs." Future applications drivers The landscape for A/D and D/A converter manufacturers isn't getting any easier. Not only are systems integrators always asking for more capability, but the environment in which these devices must operate also is becoming more complex and difficult. One of the most pressing issues is crowding in the RF spectrum. The recent federally mandated digitization of commercial over-the-air television signals has opened many frequencies to new users, such as cell phone operators, wireless networking, and more. "In signals intelligence they are being inundated from signals from everywhere -- laptops on Wi-Fi network hot spots, ########################################################################### an explosion in cell phone technology with video, text, Internet surfing, and e-mail browsing," says Pentek's #################################################################### Hosking. "And in a war you have people setting off explosives with cell phones, and you have traditional battlefield communications that need to maintained, secured, and fault tolerant. This leads to higher demands of signal-to-noise performance so you can get the job done better than before." Providers of analog-to-digital converters (ADCs) and digital-to-analog converters (DACs) Analog Devices Inc. Norwood, Mass. -----------------------------------------------------------------------------------.. Radiation hardened A/D and D/A converters for space electronics present special challenges By John Keller Analo device GREENSBORO, N.C., 16 July 2009. Suppliers of radiation hardened analog to digital converters and digital to analog converters for space electronics applications face a more difficult set of design challenges than do suppliers of A/D and D/A converters for commercial applications. "We have constraints such as traceability, radiation performance, and a long list of items," says Bob Barfield, business development manager for the Analog Devices Inc. space products segment in Greensboro N.C. Barfield says he is seeing an increase in mil spec kinds of requirements for rad hard electronic components intended for space applications -- particularly A/D and D/A converters. "From a U.S. defense space market perspective, we are seeing more and more contract flow-down requirements requiring QML V or QML R space parts," he says. The space market requires traceability and process control. A/D and D/A converter providers (see related story Military A/D and D/A converters come to grips with a complex, network centric world) for space applications are particularly concerned with what they call low radiation dose performance -- or the amount of space radiation that their components must endure over time. "Right now we are looking at 10 millirads per second," Barfield says. "Over time there are a lot of industry experts who determine that at lower dose rates we can see performance degradations not observable at higher dose rates." One of the problems of designing electronic components for space applications is the physical changes these components undergo over time while operating in space. "It's sometimes not enough to characterize a certain wafer lot, and five years down the road to expect they are still at the same performance level," Barfield says. "It is really, really process-dependent how vulnerable the ADCs are to radiation," Barfield continues." SOI [silicon-on-insulator technology] is tolerant of SEU [radiation-induced single-event upsets] and ionizing dose. If we move to more digital-type processes like CMOS, there is increased susceptibility to single-event effects. We need to be relatively careful in our characterization of parts." http://mae.pennnet.com/display_article/366353/32/ARTCL/none/EXECW/1/Radiation-hardened-A/D-and-D/A-converters-for-space-electronics-present-special-challenges/

milstar: experimentalnie ,no net razreschajuschej sposobnosti 10-12 bit kak na 2 ghz A 20 GS/s 5-Bit SiGe BiCMOS Dual-Nyquist Flash ADC With Sampling Capability up to 35 GS/s Featuring Offset Corrected Exclusive-Or Comparators ############################################################################################## Daniel, E.S. Daun-Lindberg, M.A. Schwab, D.J. Kertis, R.A. Philpott, R.A. Humble, J.S. Fritz, K.E. Prairie, J.F. Gilbert, B.K. Dept. of Physiol. & Biomed. Eng., Mayo Clinic, Rochester, MN, USA; This paper appears in: Solid-State Circuits, IEEE Journal of Publication Date: Sept. 2009 ####################################### Volume: 44, Issue: 9 On page(s): 2295-2311 ISSN: 0018-9200 INSPEC Accession Number: 10846938 Digital Object Identifier: 10.1109/JSSC.2009.2022672 Current Version Published: 2009-08-28 Abstract The design and wafer probe test results of a 5-bit SiGe flash ADC are presented. The integrated circuit, fabricated in a 200/250 GHz fT/Fmax, SiGe ############################################################################################### BiCMOS technology, provides a 5-bit analog to digital conversion with dual Nyquist operation at sample frequencies up to 20 GHz. Sampling clock rates are demonstrated as high as 35 GS/s. The ADC makes use of a comparator with an integrated exclusive-or function to reduce power consumption. The device also generates two half-rate interleaved outputs to ease data capture with laboratory equipment. An effective number of bits (ENOB) of nearly 5.0 is achieved for low-frequency input tones, dropping to 4.0 at 10 GHz. http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?tp=&arnumber=5226705&isnumber=5226685

milstar: realnie ,wesma ydalennie ot zelaemix dlja slsuchaj " bez down converting" ADS5400 Status: ACTIVE 12-bit, 1000 MSPS ADC with analog input buffer http://focus.ti.com/docs/prod/folders/print/ads5400.html

milstar: http://www.mc.com/solutions/customer-examples.aspx Quad-Channel ELINT Wideband Microwave Processor Deployed Solution (PDF) (registration required) This deployed solution lets ELINT applications for voice, data or radar monitor a wide portion of the electromagnetic spectrum for direction-finding and/or beamforming with high throughput and very low latency. Components: Echotek™ Series RF 1800GT Wideband Microwave Tuner PowerStream® 6100 RapidIO VXS Switch Card PowerStream 6100 HCD Quad PowerPC VXS Module Echotek Series ECV4-4-R1500-VXS ADC VPA-200 VXS SBC + PMC Carrier http://www.mc.com/solutions/deployed-solutions.aspx

milstar: lutschie resultati 12 bit 3.6 gigasamples National Semiconductor i 16 -bit 250 megasamples Analog Device ================================= http://www.national.com/ds/DC/ADC12D1800.pdf The 12-bit, 3.6 GSPS ADC12D1800 is the latest advance in National's Ultra-High-Speed ADC family Na 1448 megagerz 8 bit ENOB- Effective Number of Bits DES mode ,8.4 bit non DES mode `````````````````````````````````````````````````````````````````````````````` http://www.analog.com/static/imported-files/data_sheets/AD9467.pdf 16-Bit, 200 MSPS/250 MSPS Analog-to-Digital Converter Preliminary Technical Data AD9467 na 300 megaherz 12 bit ENOB- Effective Number of Bits

milstar: Analog–to–Digital Converter Technology and Corresponding Signal Processor Throughput and Dynamic Range. For the PATRIOT radar, advanced signal process technology is required to support dynamic ranges while maintaining the throughput, size, weight, and prime power requirements. Applicable advanced signal processing techniques, such as maximum entropy method (MEM), are required for incorporation into PATRIOT, along with a concept for their utilization, signal processor hardware concepts, and an assessment of their performance improvement over pulse Doppler for various environments. The PAC–3 radar signal processors currently use 12–bit A/D converters for narrow band actions. For radar performance in clutter, more dynamic range is needed—up to 14–16 bits for wide band. system/transmitter intermediate ################################################################################### frequency (S/T–IF) receiver subsystem changes would require the incorporation of 16 bit A/D converters into the PATRIOT S/T–IF receive subsystem, along with the incorporation of the advanced signal processor hardware and processor resident software. ################################################################################# Included in the proposed architecture and design is the removal or disabling of the current digital signal processor and the replacement of their functions in the advanced signal processor. The CDI–3 receiver subsystem was designed for later incorporation of 12 bit A/D converters when available. The incorporation of the 14–bit converter will require some redesign of the receiver. The value added for PATRIOT is improved fire unit search, track, and CDI capabilities in low altitude, high clutter or extensive antitactical missile debris environments. The technology infusion period is from 1QFY02 to 4QFY03. [POC: Rodney Sams, PATRIOT, (205) 955–3166] http://www.fas.org/man/dod-101/army/docs/astmp98/de.htm

milstar: Mercury Computer Systems is Selected by Northrop Grumman to Deliver Radar Processing for Persistent Maritime ISR in U.S. Navy BAMS Program 4 months 1 week ago → Contracts (click image to zoom by 2.2x) CHELMSFORD, Mass. - June 17, 2010 - Mercury Computer Systems, Inc. (NASDAQ: MRCY), a trusted ISR subsystems provider, announced it was selected by Northrop Grumman Corporation (NYSE: NOC) to deliver its scalable multicomputing products and services for the U.S. Navy Broad Area Maritime Surveillance (BAMS) Program. Mercury will provide PowerStream® 7000 multicomputers*, the most powerful embedded computing platform in deployment, and a heterogeneous operating system for the BAMS UAS to enable the processing of synthetic aperture radar (SAR) images. The BAMS UAS is designed to support a variety of all-weather maritime ISR (intelligence, surveillance and reconnaissance) missions. “We’re pleased to work with Northrop Grumman to provide persistent maritime ISR capability to warfighters,” said Brian Hoerl, Vice President of Worldwide Sales at Mercury. “Mercury’s PowerStream multicomputers, which are deployed on some of the world’s largest radar platforms, combine the power of FPGA processors with massive I/O and real-time reconfiguration, delivering the performance density and reliability necessary for this vitally important application.” For more information on Mercury’s multicomputing solutions, visit www.mc.com/products/systems/powerstream7000.asp[...], or contact Mercury at (866) 627-6951 or at info@mc.com. http://www.mil-embedded.com/news/db/?22501#__utma=1.509730357.1288007371.1288007371.1288007371.1&__utmb=1.1.10.1288007371&__utmc=1&__utmx=-&__utmz=1.1288007371.1.1.utmcsr=search|utmccn=%28organic%29|utmcmd=organic|utmctr=atmel%20ADC%20military%20radar&__utmv=-&__utmk=175406754 http://www.mc.com/products/systems/powerstream7000.aspx Features * High-density computing with over 1 TFLOPS peak performance * RapidIO®-based communications with 60 GB/s bisection and 75 GB/s aggregate bandwidth * 16 GB/s streaming fiber I/O using serial FPDP * FreescaleTM MPC7447A PowerPC® microprocessors with AltiVecTM technology * Performance density exceeding 150 GFLOPS per cubic foot * Patented air-cooling system with ManagedAir™ technology * 32 Mezzanine sites for PMC and XMC modules * 16 GB ethernet interfaces http://www.mc.com/products/systems/powerstream7000.aspx

milstar: http://www.vigstar.ru/russian/grt.pdf Bortowaja obrabotka signala (na sputnike)

milstar: Radiation-hardened SPARC processor for space missions EDN Europe, 28 Jul 2009 Atmel has introduced a radiation-hardened SPARC processor for space applications, http://www.edn-europe.com/radiationhardenedsparcprocessorforspacemissions+article+3267+Europe.html

milstar: http://www.edn-europe.com/radiationhardenedsparcprocessorforspacemissions+article+3267+Europe.html Radiation-hardened SPARC processor for space missions EDN Europe, 28 Jul 2009 Atmel has introduced a radiation-hardened SPARC processor for space applications, the AT697 Revision F, delivering 90MIPS at 100MHz over full temperature and voltage ranges for 0.7W. This SPARC V7 processor version includes more than 1600 flight models of its predecessor, the TSC695E. The AT697 Revision E was the first version of a SPARC V8 processor and has a computing power efficiency of 90MIPs. The radiation performance of the AT697 Revision F include: total dose tested up to 300Krad; reliable against single event upset and transient (SEU and SET induced error rate better than 10-5 errors/device/day); and no single event latch-up below a LET threshold of 95MeV.cm²/mg at +125°C. The design is based on the ESA (European Space Agency) LEON2-FT (Fault Tolerant) model and includes the new techniques of radiation hardening by design including full triple modular redundancy, EDAC and parity bit protections. With its 90MIPs (Dhrystone 2.1) and 23MFlops (Whetstone) high performance, the AT697F offers computing power efficiency of 150MIPS/W. The AT697F is software compatible with the other Atmel space SPARC processors. Related Articles (Latest) 1. ARM MPU features integrated Profibus interface 6/12/2010 2. Handheld spectrum analysers facilitate installation of CDMA and LTE networks 30/11/2010 3. Two-channel single-chip IO-Link for master applications 30/11/2010 4. Development tool support for MPUs helps minimise project risks 30/11/2010 5. New multicore DSPs posses enhanced fixed- and floating-point capabilities 11/11/2010 Free Print Subscription Printer-friendly versionEmail to a Friend http://www.edn-europe.com/radiationhardenedsparcprocessorforspacemissions+article+3267+Europe.html

milstar: Эльбрус-8С 27.06.2014, 10:17 Новостная служба Ferra, news@ferra.ru Версия для печати Российская компания МЦСТ объявила о запуске в производство опытной партии универсальных микропроцессоров Эльбрус-8С. Расчётная рабочая частота чипа - 1,3 ГГц, технология производства – 28 нм, вычислительная мощность составляет 250 гигафлопс. Получение готовых образцов микросхем ожидается в октябре 2014 года. http://www.ferra.ru/ru/techlife/news/2014/06/27/elbrus-8C-start/#.VH8l9IsahW8

milstar: Слово за отечественной микроэлектроникой Версия для печати Добавить в избранное Обсудить на форуме Новый путь создания вычислительных комплексов для оборонных объектов может стать в 15 раз дешевле Ярослав Хетагуров Тэги: технологии, микроэлектроника, опк, компьютеры Создаваемые сегодня вычислительные средства управляющих систем оборонного значения, работающие на отечественных элементах, не позволяют значительно увеличивать быстродействие, объем памяти и достоверность выдаваемой информации без существенного увеличения габаритно-массовых показателей и потребления электропитания. Использование же для решения задач военного назначения иностранных микропроцессорных средств таит в себе большие проблемы, связанные с безопасностью и защищенностью, а также с экономией при длительной эксплуатации. Необходимо отметить, что применение вычислительных средств и программного обеспечения иностранного производства практически дает возможность получения любой закрытой информации иностранным службам, то есть не обеспечивает безопасность и защищенность. Президент и премьер-министр России отметили в своих выступлениях необходимость решения этой задачи. Иностранные государства – США, Англия, Франция и ФРГ для безопасности и защищенности своих систем перешли к использованию микропроцессоров, контроллеров и других элементов собственного производства и систем программного обеспечения собственной разработки. Только при этих условиях обеспечивается независимость работы систем от многих внешних и внутренних факторов. В настоящее время рассматривается комплексная задача создания вычислительных средств оборонного назначения, работающих на отечественной элементной базе и решающих задачи безопасности, защищенности, экономичности и длительной – порядка 10–20 лет – эксплуатации. Это становится возможным на основе нового метода построения вычислительных устройств с применением инновационного принципа кодирования величин. Инновационный принцип построения основан на новом способе кодирования информации «1 из 4», в котором из четырех состояний кода используется только одно. Предлагаемый метод позволяет обеспечить контроль работы вычислительного устройства, а также сократить: объем аппаратуры – в 1,5 раза по отношению к мажоритарному методу контроля, время выполнения операции – в 2–3 раза, потребление электроэнергии – в 5 раз. Для контроля и восстановления испорченной информации сокращаются затраты времени более чем в 3 раза и объема аппаратуры в 4 раза. Использование освоенной нашей промышленностью технологии создания базовых кристаллов БИС решает проблему промышленного производства инновационных вычислительных устройств и систем обмена информации в коде «1 из 4». При этом сокращается время создания БИС до 4–5 месяцев, а затраты на производство снижаются в 10 и более раз. Создание оборонных комплексов вычислительных систем на инновационном принципе кодирования «1 из 4» сокращает количество команд программы решения задач по сравнению с применением двоичного кодирования в среднем в 15 раз, за счет исключения проверяющих программ, обеспечивает защищенность и безопасность, гарантируемую построением систем на отечественной аппаратурной базе, минимизирует затраты на создание и эксплуатацию вычислительных комплексов. Ярослав Афанасьевич Хетагуров – доктор технических наук, профессор, академик Международной академии информации (МАИ), главный конструктор корабельных цифровых вычислительных систем (КЦВС) стратегических ракетных комплексов подводных лодок. http://nvo.ng.ru/concepts/2014-12-26/7_micro.html

milstar: омпания МЦСТ запустила в производство опытную партию микропроцессоров «Эльбрус-8С» с технологией производства 28 нм, расчетной рабочей частотой чипа 1,3 ГГц и вычислительной мощностью 250 Гфлопс. Получение готовых образцов микросхем ожидается в октябре текущего года. А создание инженерных образцов 4-процессорного сервера на базе «Эльбрус-8С» с производительностью 1 Тфлопс намечено на конец 2014 г. Как уточнили s в МЦСТ, микросхемы и серверы, готовые к серийному производству, должны появиться в 2015 г. Изначально серверное решение будет спроектировано и создано силами МЦСТ, а дальше компания станет рассматривать предложения по выпуску продукции сторонними подрядчиками. В настоящий момент известно, что сервер будет размещен в 19-дюймовой стандартной стойке, и по предварительным оптимистичным прогнозам решение будет потреблять порядка 60 Вт на процессор (реальное потребление может оказаться выше). В базовой конфигурации сервер будет иметь до 6 портов Gigabit Ethernet, 2 порта PCI-Express 2.0 x16 и 2 порта PCI-Express 2.0 х4 и до 16 портов Serial ATA 3.0. Возможности расширения включат в себя дополнительные 4 порта Gigabit Ethernet и дополнительные 16 портов SATA 3.0. В МЦСТ обращают внимание на то, что "Эльбрус-8С" — это полностью российская разработка. Кристалл микропроцессора имеет 8 ядер с 64-разрядной архитектурой "Эльбруса" 3-го поколения, кэш-память 2-го уровня общим объемом 4 мегабайта и 3-го уровня объемом 16 МБ. На базе микропроцессора Эльбрус-8С планируется организовать массовое производство серверов, рабочих станций и других средств вычислительной техники, предназначенных для применения в госучреждениях и бизнес-структурах, предъявляющих повышенные требования к информационной безопасности, а также для применения в области высокопроизводительных вычислений, обработки сигналов, телекоммуникации. В МЦСТ обращают внимание на то, что разработанная в России архитектура «Эльбрус» имеет ряд исключительных особенностей. К ним в компании относят возможность выполнять на каждом ядре до 25 операций за один машинный такт (что обеспечивает высокую производительность при умеренной тактовой частоте), технологию динамической двоичной трансляции (что обеспечивает эффективное исполнение приложений и ОС, распространяемых в двоичных кодах x86, в том числе в многопоточном режиме), поддержку режима защищенных вычислений с особым аппаратным контролем целостности структуры памяти (что позволяет обеспечить высокий уровень информационной безопасности использующих его программных систем). Базовой операционной системой для платформы «Эльбрус» является одноименная ОС, построенная на базе ядра Linux. Система программирования платформы поддерживает языки С, С++, Java, Фортран-77, Фортран-90. При этом стоит отметить, что в апреле 2013 г. директор компании МЦСТ и Института электронных управляющих машин, где базируется МЦСТ, Александр Ким рассказывал, что, имея перспективную архитектуру и уникальные технологии, компания, тем не менее, не может довести их до продуктового состояния и продвинуть на рынок, поскольку не имеет достаточных финансовых ресурсов. Предыдущее значимое объявление МЦСТ сделал в конце апреля текущего года, когда сообщил о готовности к серийному производству отечественного процессора нового поколения «Эльбрус-4С». Отметим, что в 2014 г. после некоторого перерыва продолжилось сотрудничество МЦСТ с Минпромторгом. В марте текущего года компания выиграла тендер на разработку универсального 8-ядерного 64-разрядного микропроцессора с пиковой производительностью 512 Гфлопс до ноября 2018 г. на сумму в 620,95 млн. руб. Финансирование предусматривает выделение 7,75 млн в 2014 г., 40 млн в 2015 г., 188,2 млн в 2016 г.; объем средств на 2017-2018 гг. будет определен позже. Что касается «Эльбрус 8С», то работы над ним ведутся в рамках контракта заключенного еще в конце 2011 г. Изначально его предметом являлись «интеллектуальная и материальная продукция, услуги по исследованиям и разработкам, нефинансовые нематериальные активы в области естественных и технических наук». Его цена составляла i760 млн, выделяемых неравными долями до 2015 г. Однако с февраля 2012 г. по февраль 2013 г. контракт был трижды изменен, и в настоящий момент его предметом прописана «разработка гетерогенного микропроцессора с пиковой производительностью более 150 Гфлопс на базе высокопроизводительных универсальных 64-разрядных процессорных ядер». Новая цена — i836 млн. В текущем году финансирование проекта составит i246,25 млн, а в следующем (завершающем) — i167,8 млн.

milstar: The Wasp CF-19 is the kind of laptop to accompany you on the construction site, surveying job, research expedition or field maneuver. It has been independently tested as MIL-STD-810F (U.S. military standard) compliant, meaning it can withstand punishment such as: a fall of 1 meter, 15,000 feet of altitude and an operating temperature range of -20 to 140 degrees Fahrenheit. Other tests include vibration (drives are shock-mounted), dust, humidity, water resistance, thermal shock, etc.. Given its rugged exterior, the Wasp CF-19 is quite light at 5 lbs. with its magnesium alloy casing. Other features are a shielded yet very daylight-readable 10.4" XGA display (1024 x 768), recessed and snugly capped ports, a tablet-based display with handwriting recognition, a tough swivel and a strong metal clasp that can secure the lid closed or in tablet-up position. The latchable compartment containing the Wi-Fi on/off switch, PC card slot, express card slot, SD reader is another smart addition. Our test machine was configured as follows: Fedora Linux 7 + Windows XP dual boot, 1.067 GHz Intel Core Duo U2400 ultra-low voltage processor, 1.5 GB of RAM, 80 GB hard drive, and no optical drive (an external USB DVD/CD-RW costs an extra $400). EmperorLinux is absolutely fanatical about offering a rich Linux-based experience, and the Wasp CF-19 lets them put their expertise on display. In addition to the expected features like Fn-keys all working, the Wasp CF-19 has a number of optional features atypical for Linux laptops, such as the tablet functionality with screen rotation and mobile broadband (EV-DO or HSPDA) and internal GPS support. And Emperor makes them work out of the box. The custom documentation is also excellent, explaining what does work (and how) and what does not work, saving the user precious time and headaches. If only Emperor would add a custom menu like R Cubed, another Linux laptop vendor, which offers custom installation of applications, system and kernel updates and direct support options, they'd have the best of all worlds. http://www.linuxjournal.com/node/1000431 http://www.emperorlinux.com/mfgr/panasonic/wasp/

milstar: Panasonic CF-19 Linux Debian Наконец-то! УРА! Спасибо большое! Заработала беспроводная сеть на Panasonic CF-19. А теперь что со звуком делать? И экраном сенсорным...? Ура! Наконец-то сбылось и Debian заработал идеально! Спасибо Вам огромное! Скрипт экрана работает на ура. http://linuxmd.net/forum/debian/203-resheno-panasonic-cf-19-problemy?start=20

milstar: Applying a High Performance Tiled Rad-Hard Digital Signal Processor to Spaceborne Applications BAE http://www.ann.ece.ufl.edu/courses/eel6686_15spr/papers/RADSPEED.pdf On-board processing may be performed in a variety of ways including 1) specialized radiation hardened application specific integrated circuits (ASIC) with their highest performance/watt but limited functional flexibility, 2) reprogrammable field programmable gate arrays (FPGA) with higher power requirements and additional challenges in radiation mitigation and configuration storage; 3) multi-core general purpose processors (GPP) with floating point units supported by COTS infrastructure but with lower overall performance and 4) multi-core digital signal processors (DSP) optimized for signal processing applications that provide programmability and high performance at a reasonable power. The RADSPEEDTM DSP - a radiation hardened version of the ClearSpeedTM CSX700 digital signal processor – is being developed by BAE Systems to provide a high performance per watt digital signal processor for these emerging spacecraft applications. The CSX700 is a best in class device in the commercial world and is used in a variety of graphics, financial, server and other signal processing applications supported by a full set of development tools. In hardening the RADSPEED DSP, over 70% of the performance of the commercial device was retained (70 GFLOPS peak performance) with a modest decrease in processing speed (8%) and the number of processing element cores (160 from 200). The RADSPEED DSP opens up a programmable world for specialized payload applications. This includes 1) various types of RF processing, 2) radar processing with the high throughput required for both Space-Time Adaptive Processing (STAP) and Synthetic Aperture Radar (SAR) algorithms, 3) hyperspectral imaging with the need for simultaneous processing of images across a number of frequency bands, fusing data for analysis, spectral analysis for the simultaneous assessment of data across a number of frequency bands and 4) image processing including edge and object detections and the efficient distribution of a high resolution image across a series of parallel processing elements. . RADSPEED DSP DEVELOPMENT The RADSPEED DSP is a variant of the ClearSpeedTM CSX700 [5] DSP. BAE Systems and ClearSpeed Technology modified the device for the space environment and for multi-device intercommunication. While the commercial ClearSpeed CSX700 includes a PCI Express interface and a single proprietary ClearConnect bridge (CCBR) interface, the RADSPEED DSP variant replaces the PCI Express port with a second CCBR. The inclusion of two CCBR buses allows “daisy-chaining” of the DSPs for increased processing performance. BAE Systems performed radiation hardening of the device through circuit and physical design modifications combined with the process hardening features available in BAE Systems’ RH90 90nm CMOS technology. The modifications required to achieve radiation hardening resulted in the decision to decrease the number of processing elements from 192 to 152 active processing cores, and the speed changed from 250 MHz to 233 MHz. These changes reduced the peak processing performance from 96 GFLOPS to 70 GFLOPs while keeping the power dissipation to 15W. The high performance bandwidth of the individual buses is maintained at the ~4GB/s. Figure 2 shows the completed device layout.

milstar: МУРМАНСК, 3 апреля. /Корр. ТАСС Илья Виноградов/. Подразделения Северного флота по борьбе с подводными диверсионными силами провели практические испытания беспилотного летательного аппарата "Тахион", предназначенного для ведения воздушной разведки и обнаружения малых и слабозаметных объектов на берегу, на воде и под водой. © ТАСС/Виталий Невар Беспилотники обеспечат онлайн-трансляцию пусков ЗРК С-300 на учениях ВВО "Испытания проходили в бухтах на побережье Кольского полуострова, - сообщил в пятницу начальник пресс-службы СФ капитан 1-го ранга Вадим Серга. - В первую очередь оценивалась возможность беспилотников обнаруживать боевых пловцов и средства их доставки на различных глубинах, а также маневренные базы диверсионных групп, замаскированные засады, в том числе в темное время суток с применением систем ночного видения". По словам Серги, аппарат специально разработан для применения в условиях Крайнего Севера, оснащен тепловизором и видеокамерой. "Тахион" имеет небольшие массогабаритные характеристики и может использоваться в широком диапазоне высот и температур, а также при значительной скорости ветра", - отметил он. Беспилотник создан компанией "Ижмаш - Беспилотные системы", имеет размах крыла 2 м, взлетную массу около 7 кг и максимальную высоту полета до 4000 м. Продолжительность полета составляет до двух часов со скоростью от 60 до 100 км в час, а радиус действия около 40 км. Эксплуатация аппарата допускается в диапазоне температур от -30 до +40 градусов. http://tass.ru/armiya-i-opk/1877623 Na foto Panasonic cF-31 ... swoj nado delat ##### https://www.youtube.com/watch?v=0n6mX8Q1waA

milstar: http://www.fastwel.ru/cms/f/463418.pdf Oniks08

milstar: http://www.dolomant.ru/ Начато серийное производство первых российских планшетных компьютров "ОНИКС08" в защищённом исполнении 20 января 2016 ЗАО «НПФ «Доломант» стартовало серийное производство защищённых планшетных компьютеров «ОНИКС08» собственной разработки. Новинка предназначена для применения в жёстких условиях эксплуатации, в том числе на транспорте и в полевых условиях. Защищённый планшет "ОНИКС08" разработан для применения в качестве носимого или бортового оборудования, например, системы информирования машиниста локомотива, компьютера сотрудника дорожной полиции, планшета командира взвода или АРМ в артиллерийской батарее. Прочность конструкции и достаточно мощные функциональные возможности позволят применить «ОНИКС08» во множестве других сложных областей человеческой деятельности, где будет востребована экстремальная «живучесть» переносного компьютера. «ОНИКС08» разработан от уровня схемотехники и исходных кодов системного программного обеспечения российскими инженерами, что гарантирует отсутствие аппаратных и программных «закладок» и недокументированных функций. "ОНИКС08" успешно прошёл приёмочные испытания в соответствии с ТУ, подтверждающие его безотказную работу при температурах от –30°C, ударах до 100g и устойчивости к пыли и влаге. Поддержка российских операционных систем AstraLinux и КПДА позволяет разработчикам программного обеспечения быстро перенести существующие программы на планшет и применить изделие на практике. Российское происхождение и производство гарантирует длительный срок доступности изделия, не менее 10 лет, важный для ответственных проектов с длительным периодом эксплуатации. Планшет выполнен на мощном четырёхъядерном процессоре Freescale iMX6 с частотой 1 ГГц и имеет оперативную память 4 ГБ. Этого достаточно, например, для быстрой загрузки различных карт и работы с ними. Операционная система и прикладное программное обеспечение записываются на напаянный твердотельный диск объёмом до 32 Гб, а дополнительные данные, в том числе карты местности, могут располагаться на съёмном носителе MicroSD. В конструкции "ОНИКС08" применены решения для массового производства, в частности литой корпус из магниевого сплава, что позволило достичь стоимости изделия на уровне наиболее распространённых зарубежных аналогов. Текущие производственные мощности ЗАО "НПФ «ДОЛОМАНТ» в России позволяют собирать не менее 10 000 планшетов в месяц. В рамках программы импортозамещения, запланирована разработка новой версии «ОНИКС08» на российском процессоре семейства Байкал. Для работы в кабине транспортного средства «ОНИКС08» дополнительно укомплектовывается док-станцией с встроенными блоком питания от бортовой сети, выходами антенн беспроводных сетей и интерфейсами для контроля и управления бортовым оборудованием — GbEthernet, USB2.0, RS232 и CAN2.0. Устройство работает с сетями LTE и GSM 900/1800, имеет встроенные модуль Wi-Fi, Bluetooth и навигационный приёмник GLONASS/GPS. Время автономной работы устройства на одной зарядке составляет не менее восьми часов, а в режиме ожидания — до 150 часов. ЗАО "НПФ «ДОЛОМАНТ», разработчик и производитель «ОНИКС08», готово модифицировать планшет по техническим требованиям серийных потребителей. Наиболее востребованы модификации док-станции: замена крепёжной консоли, изменение номинала входного питания, изменения типа разъёмов, вывод дополнительных интерфейсов. ЗАО «НПФ «ДОЛОМАНТ» — российская компания, ведущая разработки и производство современной электроники для жёстких условий эксплуатации.

milstar: МОСКВА, 7 июня. /ТАСС/. Холдинг "Вертолеты России" (входит в госкорпорацию "Ростех") до конца 2018 года планирует перейти на операционную систему Astra Linux, заменив таким образом до 50% продукции Microsoft. Об этом сообщили в пресс-службе холдинга. "Холдинг "Вертолеты России" стремится минимизировать зависимость от иностранного программного обеспечения и направляет финансирование на развитие отечественного инженерного потенциала с целью перехода на российские разработки в области ИТ и свободное ПО. До конца 2018 холдинг планирует снизить использование решений компании Microsoft до 50%, выполнив переход на операционную систему Astra Linux", - говорится в сообщении. В пресс-службе отметили, что сейчас специалисты холдинга работают над импортозамещением в ИТ-архитектуре управляющей компании и предприятий "Вертолетов России". В компании рассчитывают, что применение отечественного программного обеспечения (ПО) и оборудования позволит сократить затраты на закупку, лицензирование и техническую поддержку ПО Microsoft в два раза. Astra Linux - российская защищенная операционная система, позволяющая работать с информацией ограниченного распространения, включая государственную тайну до степени секретности "совершенно секретно". Подробнее на ТАСС: http://tass.ru/armiya-i-opk/3345398

milstar: Реально получить Пропагандистский эффект в широких массах 1. планшетх компьютeр "ОНИКС08" 2. Astra Linux - российская защищенная операционная система 3.Мобильный телефон Yota 4.Автомашина Тигр 5.Патрульные катера проекта 03160 «Раптор Длина 16,9 м ########################## это не капиталоемкие отрасли При наличии государственного планирования вполне реально реализовать

milstar: http://hi-tech.media/122016.html cwm dlja brls

milstar: БЦВМ на процессорном модуле с Эльбрус 4С Производительность БЦВМ (при работе с 32 разрядными числами), ГФлопс Не менее 35 Программное обеспечение операционную систему «Эльбрус», драйвера носителя мезонинов Габариты (Д x Г x В), мм не должны превышать размеров 280×230×110 Масса, кг Не более 5,5 Средняя наработка на отказ в полете, ч не менее 9000 http://www.ipmce.ru/custom/path7/path1/path2/

milstar: http://www.mcst.ru/files/5a9eb2/a10cd8/501810/000003/kim_a._k._perekatov_v._i._feldman_v._m._na_puti_k_rossiyskoy_ekzasisteme_plany_razrabotchikov.pdf http://www.mcst.ru/files/5a9eb5/c90cd8/509917/000000/molchanov_i._a._bychkov_i._n._analiz_pokazateley_platformy_elbrus_s_uchetom_perenosa_prilozheniy.pdf

milstar: New VPX3-1260 delivers “Screaming Fast” compute performance, up to 4.4 GHz, featuring just announced Intel Xeon E-2176M 6-core/12-thread (“Coffee Lake”) processor ASHBURN, Va. – April 3, 2018 – Curtiss-Wright’s Defense Solutions division today announced the aerospace and defense industry’s highest performance 3U OpenVPX single board computer (SBC), the first to be based on the just introduced Intel Xeon E-2176M (former codename “Coffee Lake”) processor. Curtiss-Wright’s VPX3-1260 SBC leads the industry in bringing the unprecedented compute power and I/O flexibility of the new 8th Gen Intel Xeon processor to the embedded market. Boasting a significant performance improvement over previous generations of Intel Core i7 and Xeon processors, the Xeon E-2176M makes the VPX3-1260 an ideal processing engine for system designers seeking the maximum amount of performance-per-Watt to support their compute intensive deployed applications. The Xeon E-2176M’s 6-core (12-thread) architecture delivers an already impressive 2.7 GHz performance that increases up to 4.4 GHz when the processor’s Turbo Mode is applied. What’s more, in addition to being available in air- and conduction-cooled configurations, this rugged board will also be available as the industry’s first Xeon E-2176M-based 3U OpenVPX SBC to feature full compliance to the VITA 48.8 Air-Flow-Through (AFT) cooling standard, ensuring optimal performance for critical applications in the harshest conditions. “Curtiss-Wright is proud to lead the rugged embedded COTS industry in bringing Intel’s latest processing architectures to the aerospace and defense markets,” said Lynn Bamford, Senior Vice President and General Manager, Defense Solutions division. “The VPX3-1260 is the industry’s first single board computer to bring the screaming fast processing power of the Intel Xeon E-2176M to the 3U OpenVPX form factor, enabling our customers to rapidly deploy the sheer power this 8th Gen Intel Xeon processor.” A State-of-the-Art All-in-One Processing Solution The VPX3-1260 was designed to take full advantage of the Xeon E-2176M’s next-generation performance features, delivering over 50% more processing power when compared with earlier Core i7 and Xeon processor designs. The SBC’s six cores are supported with up to 32 GB of dual-channel, high-speed ECC-protected DDR4 memory. With memory throughput rated at up to 38.4 GB/s, the VPX3-1260 maximizes the capabilities of the new processor while eliminating data bottlenecks. With 50% more Intel Advanced Vector Extension (AVX) engines, the SBC can accelerate math intensive applications with over 500 GFLOPS of AVX2 performance. In addition, the board supports up to 256 GB of on-board, super-fast Non-Volatile Memory Express (NVMe) Flash storage, to deliver 3-5x improvement in performance and provide up to 16x the capacity compared to standard SATA interfaces. The VPX3-1260 is ideal for use in general purpose mission computing applications that require the highest possible processing performance while consuming low power. This fully rugged module speeds and simplifies the integration of the 8th Gen Intel Xeon processor’s cutting-edge capabilities into demanding defense and aerospace deployed applications such as mission computing, image and display processing, virtualization and small multi-SBC ISR systems. https://www.curtisswrightds.com/news/press-release/cw-debuts-vpx3-1260-3u-openvpx-single-board-computer.html

milstar: http://www.ineum.ru/elbrus_804_1u корпус формата 19″/1U, материнская плата формата SWTX габариты 482×44×741 мм, вес 22 кг 1 блок питания мощностью 1400 Вт, потребление до 635 Вт ПАО "ИНЭУМ", предприятие входящее в концерн Автоматика, произвело первую серийную партию высокопроизводительных 4-процессорных серверов на базе российского процессора Эльбрус-8С. Сервер Эльбрус-804 является наиболее высокопроизводительным сервером на базе российских микропроцессоров Эльбрус. Он содержит 4 процессора Эльбрус-8С с тактовой частотой 1.2 ГГц, поддерживает установку до 256 ГБайт ОЗУ, предельная вычислительная мощность сервера составляет 460 гигафлопс двойной точности http://www.ineum.ru/ineum-nachal-serijnoe-proizvodstvo-rossijskikh-serverov-novogo-pokoleniya

milstar: https://www.nec.com/en/global/solutions/hpc/sx/A300-8.html 4u 17 teraflop

milstar: В России создан компактный суперкомпьютер с пиковой производительностью 2,2 петафлопс. Как сообщили в пятницу, 23 ноября, в пресс-службе госкорпорации "Ростех", это устройство разработано концерном "Вега" (входит в холдинг "Росэлектроника") и представляет интерес для предприятий оборонно-промышленного комплекса и космической отрасли, технополисов и научно-исследовательских институтов. Габариты вычислительного модуля – 1,9×1,35×1 м, объем хранения данных – до 2,2 петабайт, рассказали в пресс-службе "Ростеха". "Ростех" отчитался о создании мобильного суперкомпьютера 23 Ноября 2018 в 16:09 Тема: ВПК В России создан компактный суперкомпьютер с пиковой производительностью 2,2 петафлопс. Как сообщили в пятницу, 23 ноября, в пресс-службе госкорпорации "Ростех", это устройство разработано концерном "Вега" (входит в холдинг "Росэлектроника") и представляет интерес для предприятий оборонно-промышленного комплекса и космической отрасли, технополисов и научно-исследовательских институтов. Габариты вычислительного модуля – 1,9×1,35×1 м, объем хранения данных – до 2,2 петабайт, рассказали в пресс-службе "Ростеха". Ростех Ростех Gipermed.info В конструкции устройства применяется погружная система жидкостного охлаждения, которая позволяет создавать мобильные вычислительные центры на базе обычных кузовов-контейнеров вне специально оборудованных помещений. Такая схема охлаждения отличается низким уровнем шума, пыле- и влагозащищенностью, а также пожаробезопасностью, отметили в пресс-службе. "Наш суперкомпьютер может использоваться, например, для автоматического распознавания объектов при спутниковой съемке, моделирования космических летательных аппаратов и оценки состояния их бортовых систем. Разработка обладает модульным построением, оснащена уникальными системами поддержания работоспособности – это позволяет создать мобильную вычислительную систему любой мощности, любого назначения в любой точке земного шара", – сказал исполнительный директор госкорпорации "Ростех" Олег Евтушенко. "Росэлектроника" – ключевой участник радиоэлектронного рынка. Холдинг образован в 1997 году, в 2009 году вошел в состав "Ростеха". В 2017 году в холдинг интегрировали Объединенную приборостроительную корпорацию. "Росэлектроника" объединяет более 120 предприятий и научных организаций, специализирующихся на разработке и производстве радиоэлектронных компонентов и технологий, средств и систем связи, автоматизированных систем управления, робототехнических комплексов, СВЧ-радиоэлектроники, вычислительной техники и телекоммуникационного оборудования. Общая численность сотрудников – более 70 тысяч человек. Годовая совокупная выручка предприятий холдинга превышает 150 млрд рублей. Продукция холдинга поставляется более чем в 30 стран мира, в том числе в Европу, Юго-Восточную Азию, на Ближний Восток, в Африку и Латинскую Америк https://военное.рф/2018/%D0%A0%D0%BE%D1%81%D1%82%D0%B5%D1%8511/

milstar: Эльбрус-16С Микропроцессор Эльбрус-16С - получены первые инженерные образцы! Эльбрус-16CВ — 16-ядерный микропроцессор серии «Эльбрус», разрабатываемый российской компанией МЦСТ. Производительность — 750 Гфлоп/с двойной точности (64 бит) и 1,5 Тфлоп/с одинарной точности (32 бит). Завершение ОКР планируется в 2020 году, начало серийного выпуска – в 2021 году. Относится к шестому поколению российской архитектуры «Эльбрус». Предназначен, в том числе, для создания суперкомпьютеров с производительностью до 100 Пфлоп/с с использованием коммуникационной сети СМПО‐100П разработанного во ВНИИЭФ. - https://pwo.su/30738-mikroprocessora-elbrus-16s-polucheny-pervye-inzhenernye-obrazcy.html С фабрики TSMC были получены 15 инженерных образцов микросхем 1891ВМ038 (Эльбрус-16С) и подтверждена их работоспособность. Комиссия Минпромторга подписала акт приемки работ и рекомендовала приступить к четвертому этапу. Комиссия рекомендовала внести изменения и дополнения в разработку процессора: Увеличить общий объем кэш-памяти до 48 Мб для оптимизации производительности при статическом планировании и существенного сокращения конфликтов при многоядерной работе. Увеличить объем оперативной памяти на один микропроцессор до 1 Терабайта (вместо 256 Гигабайт) при доступности соответствующих планок памяти. Реализовать дополнительные аппаратно-программные средства МП, обеспечивающие виртуализацию с возможностью исполнения кодов платформы x86-64 (для более полного использования параллельных возможностей многоядерной архитектуры). Реализовать аппаратные возможности для динамической оптимизации необходимой для эффективного исполнения динамических языков и повышения скорости работы программ за счет дополнительной оптимизации при их исполнении. - https://pwo.su/30738-mikroprocessora-elbrus-16s-polucheny-pervye-inzhenernye-obrazcy.html Из крупных заказчиков 8-ядерный процессор «Эльбрус» уже использует, например, МВД, некоторые нефтегазовые компании. А одна из «дочек» РЖД – компания «Элтеза» - внедряет вычислительные комплексы на базе защищенной программно-аппаратной платформы «Эльбрус» в системы управления движением поездов. Серверы и СХД на «Эльбрусах» используются и у телеком-операторов на узлах связи. Им его поставляет партнер МЦСТ - компания «Норси-Транс». По цене отечественные процессоры пока в невыгодную сторону отличаются от импортных аналогов. В МЦСТ отмечают, что в микроэлектронной промышленности цена очень зависит от массовости выпуска продукции. Для того, чтобы произошло существенное снижение стоимости «Эльбруса», нужно на пару порядков увеличить объемы производства, говорит Василий Воробушков. А последние, в свою очередь, зависят от объемов заказа. - https://pwo.su/30738-mikroprocessora-elbrus-16s-polucheny-pervye-inzhenernye-obrazcy.html

milstar: https://www.nec.com/en/global/solutions/hpc/sx/vector_engine.html 0.016 mkm Finfet https://www.nec.com/en/global/solutions/hpc/sx/A300-8.html? 17 teraflop ,2.8kwt

milstar: https://astralinux.ru/assets/docs/assets/docs/resources/919/26_%D0%9C%D0%A6%D0%A1%D0%A2_%D0%9B%D0%B8%D0%BD%D1%83%D0%BA%D1%81_%D0%97%D0%B8%D0%BD%D1%87%D0%B5%D0%BD%D0%BA%D0%BE_fin.pdf

milstar: The Aurora chip is 33 millimeters by 15 millimeters, for a die size of 494 square millimeters, which is 39.4 percent smaller than the 815 square millimeters of the Volta chip from Nvidia. https://www.nextplatform.com/2017/11/22/deep-dive-necs-aurora-vector-engine/

milstar: Гибридные вычислительные системы NEC TSUBASA на базе новых векторных процессоров SX-Aurora представлены в диапазоне от рабочих станций до суперкомпьютеров и отличаются не только высокой производительностью, но и эффективной работой с памятью, что позволяет их использовать не только для высокопроизводительных вычислений, но и для обработки больших данных и решения задач искусственного интеллекта, где уже применяются специализированные акселераторы, включая GPU. Еще со времен первых систем Cray в суперкомпьютерах применяются векторные операции, а поддержка коротких векторов реализована уже и в ПК, что сегодня возможно благодаря применению в x86-процессорах Intel технологии AVX512, обеспечивающей работу с векторами длиной 512 бит (8 чисел с плавающей запятой двойной точности, DP). При поддержке распространенных в HPC-приложениях команд типа «умножить-и-сложить» каждое соответствующее исполнительное устройство в процессоре архитектуры Intel Skylake дает 16 DP-результатов за такт. Новые процессоры NEC SX-Aurora (SX-10+) поддерживают работу с более длинными векторами и с более расширенной функциональностью. Процессоры SX-10+, именуемые в NEC также Vector Engine (VE), имеют 8 ядер, состоящих из скалярного и векторного блока. В каждом ядре содержится по 64 векторных регистра длиной по 256 DP-элементов, имеющих по 64-разряда. Соответственно, суммарная емкость регистров в каждом ядре составляет 128 Кбайт. В эти регистры помещаются исходные данные для выполнения векторных команд и результаты. Ядра SX-10+ поддерживают выполнение векторных команд «умножить-и-сложить», для чего у них имеется по три устройства FMA (Floating Point Multiply Add) [1, 2], однако на каждом такте из векторных регистров в FMA поступает по 32 DP-элемента (е) векторов и формируется 32 DP-числа результата (рис. 1). Общая операция над 256 DP-элементами векторов завершается за 8 тактов. Таким образом, пиковая производительность ядра за такт составляет 32 x 2 x 3 = 192 FLOPS. Для сравнения, поддерживающие технологию AVX512 ядра процессоров Skylake дают за такт по 32 FLOPS, как и ядра процессоров-акселераторов KNL (Xeon Phi семейства x200 содержат до 72 ядер) [3], а в Tesla V100 используются 80 потоковых мультипроцессоров, содержащих по 32 DP-устройства (ядра), которые выдают по два результата, или 64 FLOPS за такт, для одного потокового мультипроцессора и, соответственно, 5120 FLOPS на весь V100. Рис. 1. Операция «умножить-и-сложить» над векторными регистрами https://www.osp.ru/os/2018/01/13053934/ Очень важной для обеспечения эффективной работы с векторами является поддержка пошаговой загрузки векторных регистров из памяти и соответствующей записи из них в память. Кроме того, в SX-Aurora имеются еще и более сложные команды сборки/разборки векторных регистров с непрямым доступом к памяти типа работы с элементами массивов, имеющих двухуровневую индексацию a (index (i)), в синтаксисе языка Fortran. Эти команды поддерживались и в предыдущем поколении векторных процессоров NEC SX-ACE. Другой кардинально важный для обеспечения высокой производительности компонент архитектуры VE — подсистема памяти. В VE применяется стандарт памяти с высокой пропускной способностью — High Bandwidth Memory (HBM2), трехмерная память стековой организации, интегрированная с процессором на кристалле посредством соединительной подложки (технология «silicon interposer»). Кроме NEC, созданием подложки для VE занимались также компании TSMC и Broadcom. Эта память состоит из блоков, содержащих 4 или 8 «матриц» емкостью по 1 Гбайт, а всего VE имеет шесть блоков HBM2 (рис. 2). Таким образом, общая емкость HBM2 в VE составляет 24 или 48 Гбайт. Канал доступа к каждому блоку имеет пропускную способность 200 Гбайт/с, что дает 1,2 Тбайт/с общей производительности памяти для VE. Для сравнения, в KNL ускоренная память MCDRAM имеет емкость 16 Гбайт при 490 Гбайт/с, а в V100 применяется HBM2 емкостью 16 Гбайт с 900 Гбайт/с, что свидетельствует о преимуществах SX-Aurora. Важнейшая особенность SX-Aurora, обеспечивающая высокую эффективность работы с памятью, — «интерфейс» между HBM2 и ядрами, представляющий собой общий для них программно управляемый кэш LLC (Last Level Cache). Гранулярность записи данных в LLC cоставляет 8 байт, а гранулярность по доступу к памяти в SX-10+ — 128 байт. Кэш имеет емкость 16 Мбайт (по 2 Мбайт на ядро) и состоит из двух частей по 8 Мбайт (рис. 2). Пропускная способность канала от ядра к кэшу составляет 384 Гбайт/с, а от ядра к памяти — 153,6 Гбайт/с при общей пропускной способности памяти LLC около 3 Тбайт/с. Для связи между двумя частями LLC, как и для связи между ядрами, используется «межсоединение» 2D mesh, концептуально аналогичное применяемому в KNL и Skylake. В LLC поддерживается технология обратной записи, что обеспечивает когерентность кэша и возможность применения традиционного для систем с общей памятью распараллеливания программ посредством OpenMP [1, 2]. Процессоры SX-Aurora — это развитие векторных процессоров NEC SX-ACE, в которых также поддерживались механизмы работы с памятью, обеспечивающие внеочередной доступ: программно управляемый буфер ADB (Assignable Data Buffer) и специальные регистры MSHR (Miss Status Handling Registers) [4]. В SX-Aurora буфер ADB входит в LLC. Емкость LLC можно сопоставить с емкостью кэшей старшего уровня в процессорах Intel KNL (кэш L2 в моделях Xeon Phi x200 имеет емкость по 0,5 Мбайт на ядро и максимальную емкость 36 Мбайт). Такие же показатели имеет кэш L2 в Xeon Phi архитектуры Knights Mill (модели x205). В серверных процессорах Skylake — Xeon Scalable Processor, в классе Gold емкость кэша L3 в расчете на ядро также существенно ниже, чем у SX-10+, — 1,375 Мбайт. Соответственно, у старших 20-ядерных моделей Intel Xeon 6154 этого класса общая емкость L3 равна 24,75 Мбайт. Важная особенность вычислительных систем NEC TSUBASA — гибридная архитектура. Эти системы представляют собой серверы под управлением ОС Linux, а процессоры SX-Aurora служат к ним дополнением, однако, в отличие от акселераторов, включая и GPU, приложения выполняются на SX-Aurora полностью, а не отдельными частями. Например, на GPU от Nvidia выполняются только те части приложения, где может быть обеспечена высокая производительность с плавающей запятой, а другие части выполняются на сервере-хосте стандартной архитектуры, тогда как в SX-Aurora приложение выполняется целиком, включая операции ввода-вывода. Запрос на ввод-вывод передается от VE к серверу-хосту стандартной архитектуры, для которого в NEC используется термин Vector Host (VH). VE работает с VH через шину PCIe 3.0 x16, которая применяется и для коммуникаций VE между собой [2]. В реализации NEC SX-10+ применена технология 16 нм FinFET (Fin Field Effect Transistor — «техпроцесс с вертикально расположенным затвором»), что позволило сделать процессор компактным — его размеры всего 33 x 14,96 мм против 76,0 x 56,5 мм у 20-ядерного процессора Xeon Gold 6148. У Nvidia V100 площадь — 815 кв. мм. Производитель предлагает три модели процессоров SX-10+: 10A, 10B и 10С, отличающихся емкостью памяти HBM2 и тактовыми частотами 1,4 или 1,6 ГГц. Это близко к применяемым в KNL — 1,3–1,5 ГГц, однако для процессоров Intel тактовая частота при работе с технологией AVX (и, соответственно, при подсчете пиковой производительности) ниже, чем базовая. Hапример, у KNL она ниже базовой на 200 МГц, а для Xeon Gold 6148 при базовой частоте 2,4 ГГц частота для AVX512 составляет 1,6 ГГц. Тактовая частота NEC 10A равна 1,6 ГГц, чему соответствует пиковая производительность одного ядра 307,2 GFLOPS, а всего процессора 10A — 2,45 TFLOPS. Для сравнения, максимальная пиковая производительность KNL близка к 3 TFLOPS, а V100 при увеличенной частоте 1,53 ГГц — 7,8 TFLOPS. Модель 10B отличается от 10A только тактовой частотой в 1,4 ГГц, а 10С от 10B — уменьшенной с 48 до 24 Гбайт емкостью HBM2. Средняя пропускная способность работы с памятью каждого ядра 10A и 10B составляет 150 Гбайт/с против 94 Гбайт/с в 10C, а всего процессора — 1,2 Тбайт/с и 0,75 Тбайт/с соответственно. Потребляемая мощность платы SX-Aurora TSUBASA не превышает 300 Вт против 150 Вт для TDP одного процессора Xeon Gold 6148 и 260 Вт у Xeon Phi 7290F. Процессоры 10A предполагают работу только с водяным охлаждением, 10B — еще и с воздушным, а 10С — только с воздушным; для него VE имеет специальную плату. Диапазон систем TSUBASA простирается от рабочих станций A100 до стоечных суперкомпьютеров A500 (см. таблицу). По производительности на тесте HPL процессоры VE и Intel SKL демонстрируют близкие результаты, включая и данные по отношению производительность/стоимость, что позволяет сделать вывод и о сравнимой стоимости (можно оценить процессор 10B на уровне 6 тыс. долл., однако прямых указаний по стоимости аппаратных средств c SX-Aurora производитель не приводит). Процессоры NEC SX-10+ — это потенциальная альтернатива GPU, особенно на фоне недавнего объявления Intel о прекращении развития линии процессоров Xeon Phi KNL. Однако полноценной заменой KNL процессоры VE считать нельзя — они работают только в гибридных вычислительных системах, включающих x86-процессоры. Вместе с тем высокие характеристики пропускной способности памяти расширяют потенциальные сферы применения TSUBASA — кроме HPC-приложений, компания NEC указывает и на такие области, как обработка больших данных, задачи искусственного интеллекта, включая и задачи машинного обучения. При разработке приложений автоматическая векторизация в компиляторах NEC проще, чем распараллеливание вручную, однако работа с длинными векторами может оказаться не так эффективна. Компания NEC активизировала работы по развитию программного инструментария для разработки приложений, например для операций с разреженными матрицами, что актуально не только для машинного обучения, но и, например, для классических для HPC-задач квантовой химии. Открытые системы. СУБД 2018 № 01 Векторные процессоры против акселераторов В связи с появлением векторных процессоров NEC SX-Aurora и гибридных вычислительных систем TSUBASA на их основе обострилась дискуссия о противостоянии традиционных процессоров и ускорителей различного типа, включая и GPU. 19.02.2018 Михаил Кузьминский Ключевые слова / keywords: HPC HPC NEC Графические процессоры GPU Суперкомпьютеры Гибридные вычислительные системы NEC TSUBASA на базе новых векторных процессоров SX-Aurora представлены в диапазоне от рабочих станций до суперкомпьютеров и отличаются не только высокой производительностью, но и эффективной работой с памятью, что позволяет их использовать не только для высокопроизводительных вычислений, но и для обработки больших данных и решения задач искусственного интеллекта, где уже применяются специализированные акселераторы, включая GPU. Еще со времен первых систем Cray в суперкомпьютерах применяются векторные операции, а поддержка коротких векторов реализована уже и в ПК, что сегодня возможно благодаря применению в x86-процессорах Intel технологии AVX512, обеспечивающей работу с векторами длиной 512 бит (8 чисел с плавающей запятой двойной точности, DP). При поддержке распространенных в HPC-приложениях команд типа «умножить-и-сложить» каждое соответствующее исполнительное устройство в процессоре архитектуры Intel Skylake дает 16 DP-результатов за такт. Новые процессоры NEC SX-Aurora (SX-10+) поддерживают работу с более длинными векторами и с более расширенной функциональностью. Процессоры SX-10+, именуемые в NEC также Vector Engine (VE), имеют 8 ядер, состоящих из скалярного и векторного блока. В каждом ядре содержится по 64 векторных регистра длиной по 256 DP-элементов, имеющих по 64-разряда. Соответственно, суммарная емкость регистров в каждом ядре составляет 128 Кбайт. В эти регистры помещаются исходные данные для выполнения векторных команд и результаты. Ядра SX-10+ поддерживают выполнение векторных команд «умножить-и-сложить», для чего у них имеется по три устройства FMA (Floating Point Multiply Add) [1, 2], однако на каждом такте из векторных регистров в FMA поступает по 32 DP-элемента (е) векторов и формируется 32 DP-числа результата (рис. 1). Общая операция над 256 DP-элементами векторов завершается за 8 тактов. Таким образом, пиковая производительность ядра за такт составляет 32 x 2 x 3 = 192 FLOPS. Для сравнения, поддерживающие технологию AVX512 ядра процессоров Skylake дают за такт по 32 FLOPS, как и ядра процессоров-акселераторов KNL (Xeon Phi семейства x200 содержат до 72 ядер) [3], а в Tesla V100 используются 80 потоковых мультипроцессоров, содержащих по 32 DP-устройства (ядра), которые выдают по два результата, или 64 FLOPS за такт, для одного потокового мультипроцессора и, соответственно, 5120 FLOPS на весь V100. Рис. 1. Операция «умножить-и-сложить» над векторными регистрами Производительность VE при работе с 32-разрядными числами одинарной точности вдвое выше, чем при работе с DP [1], однако большинство HPC-приложений работают с DP, поэтому далее все обсуждаемые результаты относятся именно к DP. Кроме FMA-устройств, каждое ядро SX-10+ имеет устройство для выполнения деления и извлечения квадратного корня, дающих существенный вклад в полное время расчета (например, в приложениях молекулярной механики или молекулярной динамики), однако эти операции при расчете пиковой производительности не учитываются. Ядра VE содержат также устройства для выполнения операций над числами с фиксированной запятой и логических операций. Все эти устройства работают с векторными регистрами [2]. Очень важной для обеспечения эффективной работы с векторами является поддержка пошаговой загрузки векторных регистров из памяти и соответствующей записи из них в память. Кроме того, в SX-Aurora имеются еще и более сложные команды сборки/разборки векторных регистров с непрямым доступом к памяти типа работы с элементами массивов, имеющих двухуровневую индексацию a (index (i)), в синтаксисе языка Fortran. Эти команды поддерживались и в предыдущем поколении векторных процессоров NEC SX-ACE. Другой кардинально важный для обеспечения высокой производительности компонент архитектуры VE — подсистема памяти. В VE применяется стандарт памяти с высокой пропускной способностью — High Bandwidth Memory (HBM2), трехмерная память стековой организации, интегрированная с процессором на кристалле посредством соединительной подложки (технология «silicon interposer»). Кроме NEC, созданием подложки для VE занимались также компании TSMC и Broadcom. Эта память состоит из блоков, содержащих 4 или 8 «матриц» емкостью по 1 Гбайт, а всего VE имеет шесть блоков HBM2 (рис. 2). Таким образом, общая емкость HBM2 в VE составляет 24 или 48 Гбайт. Канал доступа к каждому блоку имеет пропускную способность 200 Гбайт/с, что дает 1,2 Тбайт/с общей производительности памяти для VE. Для сравнения, в KNL ускоренная память MCDRAM имеет емкость 16 Гбайт при 490 Гбайт/с, а в V100 применяется HBM2 емкостью 16 Гбайт с 900 Гбайт/с, что свидетельствует о преимуществах SX-Aurora. Рис.2. Общее строение VE в NEC SX-Aurora Важнейшая особенность SX-Aurora, обеспечивающая высокую эффективность работы с памятью, — «интерфейс» между HBM2 и ядрами, представляющий собой общий для них программно управляемый кэш LLC (Last Level Cache). Гранулярность записи данных в LLC cоставляет 8 байт, а гранулярность по доступу к памяти в SX-10+ — 128 байт. Кэш имеет емкость 16 Мбайт (по 2 Мбайт на ядро) и состоит из двух частей по 8 Мбайт (рис. 2). Пропускная способность канала от ядра к кэшу составляет 384 Гбайт/с, а от ядра к памяти — 153,6 Гбайт/с при общей пропускной способности памяти LLC около 3 Тбайт/с. Для связи между двумя частями LLC, как и для связи между ядрами, используется «межсоединение» 2D mesh, концептуально аналогичное применяемому в KNL и Skylake. В LLC поддерживается технология обратной записи, что обеспечивает когерентность кэша и возможность применения традиционного для систем с общей памятью распараллеливания программ посредством OpenMP [1, 2]. Процессоры SX-Aurora — это развитие векторных процессоров NEC SX-ACE, в которых также поддерживались механизмы работы с памятью, обеспечивающие внеочередной доступ: программно управляемый буфер ADB (Assignable Data Buffer) и специальные регистры MSHR (Miss Status Handling Registers) [4]. В SX-Aurora буфер ADB входит в LLC. Емкость LLC можно сопоставить с емкостью кэшей старшего уровня в процессорах Intel KNL (кэш L2 в моделях Xeon Phi x200 имеет емкость по 0,5 Мбайт на ядро и максимальную емкость 36 Мбайт). Такие же показатели имеет кэш L2 в Xeon Phi архитектуры Knights Mill (модели x205). В серверных процессорах Skylake — Xeon Scalable Processor, в классе Gold емкость кэша L3 в расчете на ядро также существенно ниже, чем у SX-10+, — 1,375 Мбайт. Соответственно, у старших 20-ядерных моделей Intel Xeon 6154 этого класса общая емкость L3 равна 24,75 Мбайт. Важная особенность вычислительных систем NEC TSUBASA — гибридная архитектура. Эти системы представляют собой серверы под управлением ОС Linux, а процессоры SX-Aurora служат к ним дополнением, однако, в отличие от акселераторов, включая и GPU, приложения выполняются на SX-Aurora полностью, а не отдельными частями. Например, на GPU от Nvidia выполняются только те части приложения, где может быть обеспечена высокая производительность с плавающей запятой, а другие части выполняются на сервере-хосте стандартной архитектуры, тогда как в SX-Aurora приложение выполняется целиком, включая операции ввода-вывода. Запрос на ввод-вывод передается от VE к серверу-хосту стандартной архитектуры, для которого в NEC используется термин Vector Host (VH). VE работает с VH через шину PCIe 3.0 x16, которая применяется и для коммуникаций VE между собой [2]. В реализации NEC SX-10+ применена технология 16 нм FinFET (Fin Field Effect Transistor — «техпроцесс с вертикально расположенным затвором»), что позволило сделать процессор компактным — его размеры всего 33 x 14,96 мм против 76,0 x 56,5 мм у 20-ядерного процессора Xeon Gold 6148. У Nvidia V100 площадь — 815 кв. мм. Производитель предлагает три модели процессоров SX-10+: 10A, 10B и 10С, отличающихся емкостью памяти HBM2 и тактовыми частотами 1,4 или 1,6 ГГц. Это близко к применяемым в KNL — 1,3–1,5 ГГц, однако для процессоров Intel тактовая частота при работе с технологией AVX (и, соответственно, при подсчете пиковой производительности) ниже, чем базовая. Hапример, у KNL она ниже базовой на 200 МГц, а для Xeon Gold 6148 при базовой частоте 2,4 ГГц частота для AVX512 составляет 1,6 ГГц. Тактовая частота NEC 10A равна 1,6 ГГц, чему соответствует пиковая производительность одного ядра 307,2 GFLOPS, а всего процессора 10A — 2,45 TFLOPS. Для сравнения, максимальная пиковая производительность KNL близка к 3 TFLOPS, а V100 при увеличенной частоте 1,53 ГГц — 7,8 TFLOPS. Модель 10B отличается от 10A только тактовой частотой в 1,4 ГГц, а 10С от 10B — уменьшенной с 48 до 24 Гбайт емкостью HBM2. Средняя пропускная способность работы с памятью каждого ядра 10A и 10B составляет 150 Гбайт/с против 94 Гбайт/с в 10C, а всего процессора — 1,2 Тбайт/с и 0,75 Тбайт/с соответственно. Потребляемая мощность платы SX-Aurora TSUBASA не превышает 300 Вт против 150 Вт для TDP одного процессора Xeon Gold 6148 и 260 Вт у Xeon Phi 7290F. Процессоры 10A предполагают работу только с водяным охлаждением, 10B — еще и с воздушным, а 10С — только с воздушным; для него VE имеет специальную плату. Диапазон систем TSUBASA простирается от рабочих станций A100 до стоечных суперкомпьютеров A500 (см. таблицу). Векторные процессоры против акселераторов Модели TSUBASA, кроме типа и количества используемых VE, отличаются также разными VH. Во всех VH в качестве x86-процессоров используются Intel Xeon микроархитектуры Skylake, входящие в семейства Silver 4100 или Gold 6100 с памятью DDR4/2666 МГц. Так, в A100-1 и A300-2 доступно максимум по 6 DIMM общей емкостью 192 Гбайт, а в A300-4 и A300-8 доступно вдвое больше памяти. Старшая модель A500-64, которую NEC относит к суперкомпьютерам, представляет собой стойку, содержащую до 64 VE и 8 VH. С применением процессоров 10A эта модель достигает максимальной пиковой производительности 157,3 TFLOPS. С учетом энергопотребления A500-64 в 30 кВт, понятно, что на его основе можно легко построить суперкомпьютерный кластер петафлопсной производительности. Для построения кластеров, системы TSUBASA обеспечивают работу со 100-гигабитным межсоединением Infiniband EDR 4x. В качестве базовой операционной системы для VH используется дистрибутив RHEL 7.3, а на VE работает своя ОС, минимизирующая взаимодействие с ядром Linux для снижения накладных расходов. Поскольку приложения полностью выполняются на VE, их можно транслировать с оптимизирующими под SX-10+ компиляторами от NEC, поддерживающими языки программирования Fortran 2003 (c расширениями от Fortran 2008), Cи 11 и C++ 14. Эти компиляторы обеспечивают векторизацию и автоматическое распараллеливание. Наряду с этим предоставляются средства OpenMP 4.5 и MPI 3.1, а также оптимизированные математические библиотеки [1, 2]. Важно, что MPI-операции выполняются напрямую между VE через PCIe, без обращения к VH. Кроме того, NEC предлагает собственную систему пакетных очередей NQSV, распределенную параллельную файловую систему ScaTeFS и др. Преимущества NEC SX-Aurora (высокая производительность с плавающей запятой при низком энергопотреблении и отличные характеристики используемой памяти) еще нужно научиться использовать при работе с реальными приложениями — на данный момент единственные доступные показатели реальной производительности приводятся в [1] и относятся к стандартным тестам памяти STREAM/triad и тесту HPL. Результаты работы на процессоре 10B сопоставлены с данными для Nvidia Tesla V100, Intel KNL и Xeon Skylake (двухпроцессорная система с Xeon Gold 6148 (SKL)). На тесте STREAM пропускная способность памяти у VE почти в пять раз выше, чем у SKL, и существенно выше по сравнению и с KNL, и с V100. А на тесте HPL процессор VE показал производительность, близкую к SKL, но лучше, чем у KNL. Однако наивысшие результаты теста HPL достигнуты на V100: вдвое выше, чем у VE. По отношению пропускной способности памяти к стоимости процессор NEC VE в пять раз превосходит Intel SKL и также кардинально лучше, чем KNL и V100. А по отношению HPL-производительности к стоимости VE близок к SKL и превосходит KNL, однако этот показатель у V100 лучше, чем у VE. По производительности на тесте HPL процессоры VE и Intel SKL демонстрируют близкие результаты, включая и данные по отношению производительность/стоимость, что позволяет сделать вывод и о сравнимой стоимости (можно оценить процессор 10B на уровне 6 тыс. долл., однако прямых указаний по стоимости аппаратных средств c SX-Aurora производитель не приводит). *** Процессоры NEC SX-10+ — это потенциальная альтернатива GPU, особенно на фоне недавнего объявления Intel о прекращении развития линии процессоров Xeon Phi KNL. Однако полноценной заменой KNL процессоры VE считать нельзя — они работают только в гибридных вычислительных системах, включающих x86-процессоры. Вместе с тем высокие характеристики пропускной способности памяти расширяют потенциальные сферы применения TSUBASA — кроме HPC-приложений, компания NEC указывает и на такие области, как обработка больших данных, задачи искусственного интеллекта, включая и задачи машинного обучения. При разработке приложений автоматическая векторизация в компиляторах NEC проще, чем распараллеливание вручную, однако работа с длинными векторами может оказаться не так эффективна. Компания NEC активизировала работы по развитию программного инструментария для разработки приложений, например для операций с разреженными матрицами, что актуально не только для машинного обучения, но и, например, для классических для HPC-задач квантовой химии. Литература Momose S. SX-Aurora TSUBASA. Brand-new Vector Supercomputer, SC’17 Supercomputer Forum (2017). URL: http://www.nec.com/en/global/solutions/hpc/sx/vector_engine.html (дата обращения: 18.03.2018). М. Кузьминский. Из ускорителей в процессоры // Открытые системы.СУБД.— 2016.— № 3. — C. 4–6. URL: https://www.osp.ru/os/2016/03/13050252 (дата обращения: 18.03.2018). Ryusuke Egawa e.a. Early Evaluation of the SX-ACE Processor (2014). URL: http://sc14.supercomputing.org/sites/all/themes/sc14/files/archive/tech_poster/ poster_files/post196s2-file3.pdf (дата обращения: 18.03.2018). Михаил Кузьминский (kus@free.net) — старший научный сотрудник, Институт органической химии РАН (Москва).

milstar: Техпроцесс 28 нм на «Микроне» готовы были разработать самостоятельно, не покупая зарубежное оборудование и лицензии, которые для подобной технологии оцениваются в сумму до $7 млрд. Да их, скорее всего, и не удастся купить, отзывались эксперты -– технологии такого уровня запрещены к продаже в ряд стран, включая Россию, по политическим причинам. Чипы с топологией 28 нм на тот момент разрабатывали мировые лидеры Qualcomm, Samsung, Altera для смартфонов Samsung, Sony, Motorola, HTC, iPhone 5S. В России созданием таких чипов занимались несколько дизайн-центров: «Байкал Электроникс» (Baikal), МЦСТ («Эльбрус»), зеленоградские «Элвис» и КМ211. Фабрика 28 нм будет ориентироваться прежде всего на отечественные заказы, заявляли на «Микроне», но ничто не мешает выполнять и заказы зарубежных компаний. https://www.soel.ru/novosti/2018/v_zelenograde_namereny_postroit_fabriku_chipov_28_nm/ 500 пластин в месяц – такая производительность будущей фабрики 28 нм озвучивалась в презентации НИИМЭ. Для сравнения, плановая производительность линии «Ангстрема-Т», которую предлагали демонтировать ради 28 нм – до 15 тысяч пластин в месяц, недавно заключены контракты на поставки в Китай, которые загрузят её более чем наполовину. Отечественный рынок для чипов 28 нм тоже весьма невелик. Согласно опубликованному в октябре отчёту J’son & Partners «Анализ потенциала импортозамещения в микроэлектронике: Интегральные схемы 32 нм», доля спроса отечественных потребителей на чипы 28 нм не превышает 3% ############################################### и его почти полностью закрывают поставки американских чипов (произведённых в основном в ЮВА). «Задачи по импортозамещению должны быть существенно более амбициозны, особенно с учётом продолжающегося быстрого прогресса технологий производства интегральных схем», – резюмируют составители отчёта. https://www.soel.ru/novosti/2018/v_zelenograde_namereny_postroit_fabriku_chipov_28_nm/

milstar: *2019: Во втором квартале поставлено 31 890 серверов (-10,2%) на $226,63 млн (-6,2%) По результатам исследования IDC EMEA Quarterly Server Tracker, во втором квартале 2019 года на российский рынок было поставлено 31 890 серверов всех типов на общую сумму $226,63 млн. По сравнению с аналогичным периодом 2018 года, количество поставленных серверов уменьшилось на 10,2% и сопровождалось уменьшением объёма поставок в денежном выражении на 6,2%, сообщили 13 сентября 2019 года в IDC. Квартальные поставки серверов стандартной х86 архитектуры составили 99,2% в количественном и 89,9% в денежном выражении. В сегменте RISC-систем наблюдался рост поставок. Так в денежном выражении данный сегмент вырос на 33,3% по сравнению с аналогичным периодом прошлого года. По итогам квартала лидирующую позицию по поставленным серверным решениям стандартной х86 архитектуры заняла компания Hewlett Packard Enterprise. Несмотря на общее уменьшение объема поставок, ряд вендоров показали положительные темпы роста. Совокупная доля пятёрки крупнейших поставщиков составила 75,3% всех отгруженных серверов стандартной х86 архитектуры. Как и кварталом ранее, ODM-производители вошли в пятёрку ведущих поставщиков как в количественном, так и в денежном выражениях. « Несмотря на то, что рынок продемонстрировал отрицательную динамику по сравнению с аналогичным периодом прошлого года, мы наблюдали рост поставок у ряда международных вендоров. Среди них можно отметить компании Dell Technologies и Lenovo. ODM-поставщики также продемонстрировали рост, удовлетворяя спрос со стороны крупных поставщиков облачных сервисов, — отметил Михаил Лебедев, менеджер программы исследований рынка корпоративных систем, IDC в России и СНГ. — На фоне общего спада, сегмент малого и среднего бизнеса показал положительную динамику в части инвестиций в серверное оборудование. » 2018: Поставлено 132,2 тыс. серверов (+29,6%) на $770 млн (+42,7%) За 2017 год на российский рынок было поставлено 132 223 серверов всех типов на общую сумму $770,2 млн. Такие данные приводит аналитическая компания IDC в своем отчете IDC EMEA Quarterly Server Tracker, обнародованном в марте 2018 года. По оценкам аналитиков, за 2017 календарный год серверный рынок в России вырос на 29,6% в количественном и 42,7% в денежном выражении.

milstar: По итогам I квартала 2019 г. серверы стандартной х86 архитектуры составили 99,6% от всех поставок, если говорить о количестве устройств, и 94,7% — если говорить об их стоимости, показав рост на 27,1%. Поставки RISC-систем продемонстрировали годовой спад в денежном выражении. https://cnews.ru/news/top/2019-06-11_rossijskij_rynok_serverov_vyros_na_20 Напомним, по итогам IV квартала 2018 г. лидерство на рынке удерживала Hewlett Packard Enterprise, на втором месте находилась Huawei, на третьем — Dell EMC.

milstar: Курс на импортозамещение действует в России уже несколько лет. Чем этот курс помог вашей компании? Каковы итоги последних двух лет? Леонид САЛЬНИКОВ (USN Computers): Только тем, что в тендерах госзаказчиков появились требования о российском производстве ПК и серверов. Но так как клиенты из государственного сектора занимают примерно 3-4% среди всех наших клиентов, то особенного влияния на наши продажи это не оказало. https://www.it-world.ru/it-news/analytics/112503.html Игорь ЕГОРЕНКО (РАМЭК-ВС): Думаю, было бы правильнее спросить, как сильно он нам помешал. Помог он разве что китайским производителям. Тем не менее мы пытаемся жить в реалиях сегодняшнего времени и тоже взяли курс на импортозамещение. Разработали две модели ПК на процессоре «Эльбрус» и даже представили их на выставке «АРМИЯ 2016». Сейчас в планах освоение процессоров «Байкал». Кроме того, мы сертифицировали свои ПК на совместимость с ОС Astra Linux Special Edition Владимир ПИСКУНОВ («Аквариус»): Рост есть, особенно в сегменте серверов и СХД, а также локализованного ОЕМ-оборудования. В 2015 году «Аквариус» поставил свой рекорд в серверном сегменте – продано более 16 тысяч серверов. Эксперты IDC оценили весь рынок серверов в России в прошлом году чуть более чем в 100 тысяч штук. Можно ли говорить о реальной конкуренции в вопросах качества наших продуктов и иностранных? Леонид САЛЬНИКОВ (USN Computers): Можно, но, по-моему, только если речь идет о цене. Очень часто серверы HP, Dell, Lenovo даже со скидкой 50% стоят дороже, чем сервер USN Computers такой же конфигурации. Но если в компании уже есть единообразный парк какой-либо техники, то поставить туда серверы другого производителя практически невозможно. Даже по цене в два раза ниже. Думаю, вы понимаете почему. Также, на мой взгляд, сервисная поддержка у западных и восточных вендоров выстроена лучше, чем у российских, поэтому для критически важных задач многие заказчики выбирают HP, Dell, Lenovo, Huawei или других производителей.

milstar: https://www.aq.ru/products/servers/rack3U/

milstar: Xilinx FPGA 2019 Ruggedized package, fully <97% Sn on all solder points Full junction temperature support –55°C to +125°C Mil Std 883 Group D environmental characterization Mask set control Anti-counterfeit marking 475K–1143K System Logic Cells 1824–1968 DSP Slices ECC on all memories Up to 5X PCIe Gen4x8/3x16 Up to 32X GTH 16.3Gb/s and up to 24X GTY 28.2Gb/s https://www.xilinx.com/products/silicon-devices/fpga/xq-kintex-ultrascale-plus.html https://www.xilinx.com/products/silicon-devices/fpga/xq-virtex-ultrascale-plus.html Ruggedized package, fully <97% Sn on all solder points Full junction temperature support –55°C to +125°C Mil Std 883 Group D environmental characterization Mask set control Anti-counterfeit marking 862K–2835K System Logic Cells 2280–9216 DSP Slices ECC on all memories Up to 4X PCIe Gen4x8/3x16 Up to 96X GTY 28.2Gb/s

milstar: Comparing FPGA vs. Custom CMOS and the Impact on Processor Microarchitecture Henry Wong Department of Electrical and Computer Engineering University of Toronto henry@eecg.utoronto.ca Vaughn Betz Altera Corp. vbetz@altera.com Jonathan Rose Department of Electrical and Computer Engineering University of Toronto jayar@eecg.utoronto.ca https://www.researchgate.net/publication/221224729_Comparing_FPGA_vs_Custom_CMOS_and_the_impact_on_processor_microarchitecture

milstar: FPGA vs CPU vs GPU vs Microcontroller: How Do They Fit into the Processing Jigsaw Puzzle? https://www.arrow.com/en/research-and-events/articles/fpga-vs-cpu-vs-gpu-vs-microcontroller

milstar: https://www.curtisswrightds.com/products/cots-boards/processor-cards/3u-intel-dsp/champ-xd1.html#tabbed-table2 Intel Xeon D 8-Core D-1539 (410 GFLOPS @ 1.6 GHz) or 12-Core D-1559 (576 @ 1.5 GHz) April 02, 2019 News Release The combination of General Dynamics Mission Systems’ SignalEye™ software and Curtiss-Wright’s CHAMP-XD1 processor module uses machine learning to detect threats in the radio frequency spectrum. FAIRFAX, Va. – General Dynamics Mission Systems today announced its collaboration with Curtiss-Wright’s Defense Solutions division to deliver open architecture artificial intelligence (AI) based commercial off-the-shelf (COTS) solutions for signal intelligence (SIGINT) and electronic warfare (EW) situational awareness applications. “The evolving EW and SIGINT threat confronting warfighters today requires an integrated solution,” said Bill Ross, a vice president of General Dynamics Mission Systems. “By combining our SignalEye machine learning software with Curtiss-Wright’s CHAMP-XD1 processor, we can provide warfighters with a greater understanding of the RF threats on the battlefield.” The combination of General Dynamics Mission Systems’ SignalEye threat detection software and Curtiss-Wright’s Intel® Xeon® D processor-based CHAMP-XD1 module provides system designers with a deployable COTS solution for RF spectrum situational awareness that automatically classifies signals through the use of machine learning. “We are excited to collaborate with General Dynamics Mission Systems to bring the cutting-edge advantages of machine learning to deployed EW situational awareness applications,” said Lynn Bamford, Senior Vice President and General Manager, Defense Solutions division. “Our supercomputing class CHAMP-XD1 module is an ideal processor for SignalEye software, easing and accelerating the delivery of RF threat detection to our warfighters.” https://gdmissionsystems.com/articles/2019/04/general-dynamics-curtiss-wright-deliver-electronic-warfare-ai-solutions

milstar: Open-architecture electronic warfare (EW) and RF tuner mission computer introduced by Curtiss-Wright ASHBURN, Va. – The Curtiss-Wright Corp. Defense Solutions division in Ashburn, Va., is introducing the MPMC-9323/EWS Silver Palm open-architecture commercial off-the-shelf (COTS) electronic warfare (EW) and RF tuner mission computers for countering emerging battlefield threats in SIGINT, COMINT, and ELINT applications.

milstar: DSP embedded computing board for radar and electronic warfare (EW) applications introduced by Curtiss-Wright Board is for floating-point intensive DSP applications like synthetic aperture radar (SAR), sonar, multi-sensor processing, and mission computing. Oct 22nd, 2019 The board is for floating-point intensive DSP applications like specialized threat analysis and protection (STAP), synthetic aperture radar (SAR), sonar, multi-sensor processing, direction finding, and mission computing. The multi-core high performance embedded computing (HPEC) module offers advanced security features, and delivers the performance of a 12 core (576 GigaFLOPS) Intel Xeon D processor, a Xilinx Zynq UltraScale+ MPSoC (ZU4EG) FPGA, and a Flash-based Microsemi SmartFusion2 IPMC FPGA with HOST v3.0 support to deliver data security.

milstar: Planned software support for the CHAMP-XD1S includes board support packages (BSP) for CentOS 7.6 and Red Hat Enterprise Linux 7.6, and a TrustedCOTS security firmware/software package. https://www.militaryaerospace.com/computers/article/14069071/digital-signal-processor-dsp-embedded-computing-electronic-warfare-ew

milstar: JOINT BASE MCGUIRE-DIX-LAKEHURST, N.J., 27 Jan. 2013. U.S. Navy radar experts needed 6U VME single-board computers based on Freescale MPC7447A/7448 processors with AltiVec technology for radar systems aboard the littoral combat ships USS Little Rock (LCS 9) and USS Sioux City (LCS 11). They found their solution from Curtiss-Wright Controls Defense Solutions in Ottawa. Officials of the Naval Air Warfare Center Aircraft Division Lakehurst at Joint Base McGuire-Dix-Lakehurst, N.J., announced this month they plan to award a contract to Curtiss-Wright to provide 434 SVME-183 6U VME embedded computing boards for the AN/UPX 29A interrogator system and AN/UPX-24(V) interrogator sets on the Little Rock and Sioux City. Navy experts also will use the Curtiss-Wright SVME-183 computer boards for the Navy's AN/TPS-59(V)3 tactical missile defense radar, which can detect and track aircraft and missiles at ranges as far as 300 nautical miles. The value of the Navy contract to Curtiss-Wright has yet to be negotiated. The AN/TPS-59 from the Lockheed Martin Corp. Mission Systems and Training segment in Syracuse, N.Y., is a three-dimensional solid-state linear-phased array surveillance radar that operates in the D band (1215-1400 MHz), and has 54 transmitters that operate independently, and can also operate in the two-dimensional mode should its general-purpose computer fail. https://www.militaryaerospace.com/computers/article/16715347/navy-chooses-6u-vme-singleboard-computers-from-curtisswright-for-shipboard-radar

milstar: The TADF-4300 module supports sampling in the 2nd nyquist zone, to analyze signals up to 8 GHz and provides sub-30 ns latency for the ADC and sub 10ns for the DAC. Spurious Free Dynamic Range varies over frequency, and is >58 dB up to 3 GHz and decreases to 45 dB from 3 GHz to 6 GHz signal input frequency. ENOB varies linearly from 7.2 at low frequency, 6.5 at 3 GHz and 6.2 at 6 GHz. https://www.embedded.com/curtiss-wright-launches-high-bandwidth-high-resolution-platform-for-drfm-in-defense-and-aerospace/ https://www.curtisswrightds.com/products/cots-boards/fpga-cards/6u-fpga-processors/champ-wb.html

milstar: К 2020 году предприятие планирует выпуск новой ПЛИС 5578ТС064 (АЕНВ.431260.402ТУ), предназначенной для замены зарубежных микросхем EP3C55 фирмы Altera: · программируемый режим циклической перезаписи конфигурационной памяти; · встроенная система конфигурирования, обеспечивающая многократное перепрограммирование; · программируемый режим верификации конфигурационной памяти без выхода из рабочего состояния; · программируемые блоки удержания выводов пользователя в последнем состоянии; · имеется интерфейс передачи данных LVDS; · для конфигурирования ПЛИС рекомендуется использовать однократно программируемую микросхему ПЗУ 5578РТ035, ёмкостью 16 Мбит, производства АО «КТЦ «ЭЛЕКТРОНИКА»; · для проектирования используется САПР Quartus II и дополнительное ПО разработки и производства АО «КТЦ ЭЛЕКТРОНИКА»; · выпускается в 352-выводном корпусе МК 4254.352–1. · Основные характеристики ПЛИС 5578ТС084, 5578ТС094 и 5578ТС064 Характеристики https://www.soel.ru/novosti/2019/novye_rossiyskie_plis/ К 2020 году предприятие планирует выпуск новой ПЛИС 5578ТС064 (АЕНВ.431260.402ТУ), предназначенной для замены зарубежных микросхем EP3C55 фирмы Altera: Ёмкость, системных вентилей 3 000 000 Количество умножителей 18×18, шт. 156

milstar: «Ростех» представил первый суперкомпьютер на процессорах «Эльбрус» Анонсированное решение состоит из стоек, включающих 4-процессорные блейд-серверы с жидкостным охлаждением. В одной стойке могут находиться до 153 вычислительных узлов. Их суммарная вычислительная мощность составляет до 75 терафлопс двойной точности — одна стойка может выполнять до 75 трлн операций с плавающей запятой за секунду. ################################################################ Отмечается, что максимальная мощность суперкомпьютера практически не ограничена, поскольку стойки можно объединить в единый вычислительный кластер. По словам разработчиков, на охлаждение суперкомпьютера тратится менее 6 % всего потребляемого им электричества. В конструкции применены интегрированная на уровне стойки система мониторинга и специально разработанные алгоритмы управления электропитанием, повышающие энергоэффективность и отказоустойчивость оборудования. https://servernews.ru/987968?from=related-grid&from-source=993085

milstar: http://www.mcst.ru/files/5f6dde/dedece/619475/847768/katalog_elbrus_4_pokolenie_2020-2021.pdf

milstar: Эльбрус-16С продемонстрировали на выставке Микроэлектроника-2020, которая прошла в Ялте с 28 сентября по 3 октября 2020 года. На иллюстрации на фоне виден фрагмент блейд-сервера с жидкостным охлаждением на базе процессора Эльбрус-8СВ и производительностью 1,16 ТФлопс двойной точности. https://www.ixbt.com/news/2020/10/07/pervyj-vo-mnogom-v-rossii-pokazali-16jadrenyj-processor-jelbrus16s.html

milstar: http://www.ann.ece.ufl.edu/courses/eel6686_15spr/slides/Presentation1_Morales_Onishi.pdf

milstar: http://people.cs.bris.ac.uk/~simonm/publications/ClearSpeed_HPEC08.pdf

milstar: http://www.ann.ece.ufl.edu/courses/eel6686_15spr/papers/RADSPEED.pdf Applying a High Performance Tiled Rad-Hard Digital Signal Processor to Spaceborne Applications Joseph Marshall BAE Systems 9300 Wellington Road Manassas,

milstar: Tokyo, September 25, 2020 - NEC Corporation (NEC; TSE: 6701) today announced it will provide the Japan Agency for Marine-Earth Science and Technology (JAMSTEC) with a large-scale system that uses the SX-Aurora TSUBASA vector supercomputer. JAMSTEC is scheduled to begin operating the new system in March 2021 as part of the "Next Earth Simulator" project for research and development across the marine and earth sciences. Specifically, the new multi-architecture system is expected to contribute to research and development related to the global environment, marine resources, marine earthquakes and volcanic activities, as well as the creation, analysis and coordination of enormous amounts of data in a highly efficient manner. The results of these efforts are expected to help resolve policy issues and contribute to the development of a sustainable socio-economic system that capitalizes on high performance computing infrastructure (HPCI). The new system is expected to further accelerate research in the field of marine-earth science through computational resources that include a maximum theoretical performance of 19.5 petaflops (*1) ################################# centered on 684 units of SX-Aurora TSUBASA B401-8, equipped with a total of 5,472 vector engines (*2), which is approximately 15 times the performance of existing systems. Moreover, the system consumes almost the same amount of power, while requiring approximately half of the installation area. In addition, the new system makes it possible to perform more complex and larger-scale simulations at high speed, which was difficult using conventional methods. This is expected to contribute to solving global environmental issues, helping to discover causal relationships, such as that between crustal movements and earthquakes, and assisting with countermeasures against natural disasters. The SX-Aurora TSUBASA B401-8 is designed with cutting-edge technologies, including an energy-saving server technology that incorporates large numbers of card-type vector engines combining LSI technology, high-density mounting technology and high-efficiency cooling technology created by NEC over many years in the field of supercomputer development. It offers world-class single-core performance and single-core memory bandwidth, which is ideal for high speed processing of scientific calculations and large-scale data. As a result, it delivers highly sustained performance for AI and HPC applications, such as climate change projection, climate modeling, fluid analysis, nanotechnology, and the development of new materials https://www.nec.com/en/press/202009/global_20200925_01.html

milstar: The SX10+ chip is implemented in a 16 nanometer FinFET process from Taiwan Semiconductor Manufacturing Corp, which also makes Fujitsu’s and Oracle’s Sparc processors and Nvidia GPUs, among many other chips. The Aurora chip is 33 millimeters by 15 millimeters, for a die size of 494 square millimeters, which is 39.4 percent smaller than the 815 square millimeters of the Volta chip from Nvidia. This is one reason why NEC can cram more HBM2 memory onto the interposer than Nvidia can. That interposer, by the way, was designed by NEC, TSMC, and network chip maker Broadcom working together. It consumes under 300 watts at peak load, according to Momose, and we presume that means something between 275 watts and 295 watts. https://www.nextplatform.com/2017/11/22/deep-dive-necs-aurora-vector-engine/

milstar: На российский рынок во II квартале 2020 г. было поставлено 32 941 серверов всех типов, что на 2,8% больше показателей за аналогичный период прошлого года, сообщили аналитики IDC Russia со ссылкой на данные исследования IDC EMEA Quarterly Server Tracker. В денежном выражении объем квартальных продаж серверов в России составил $262,38 млн, что на 15,9% больше, чем во II квартале 2019 г. Для сравнения: в I квартале 2020 г. было продано 30 767 серверов на сумму $231,16 млн. В последнем квартале 2019 г. в России было продано 48 260 серверов на сумму $362,85. По итогам всего 2019 г. российский серверный рынок впервые перешагнул отметку в миллиард долларов ($1,035 млрд), увеличившись за год на 7,6%. https://www.cnews.ru/news/top/2020-09-10_rossijskij_servernyj_rynok

milstar: https://kit-e.ru/build_in_systems/vysokoproizvoditelnye-mnogoyadernye-proczessory-dlya-vstraivaemyh-sistem/ Процессор CSX700 Архитектура процессора CSX700 была разработана для решения так называемой проблемы массо-габаритных показателей и потребляемой мощности (Size, Weight and Power (SWAP)), которая, как правило, является основной для встраиваемых высокопроизводительных приложений. Путем интегрирования процессоров, системных интерфейсов и встроенной памяти с коррекцией ошибок, CSX700 представляет собой достаточно экономичное, надежное и производительное решение, отвечающее требованиям современных приложений [6-8]. Концентрация сил должна рассматриваться как норма, а их рассредоточение – как исключение, требующее доказательств. Клаузевиц 1 Распространение БПЛА, https://www.sandia.gov/RADAR/video/index.html https://www.eetimes.com/radar-basics-part-4-space-time-adaptive-processing/ РЛС с синтезированной апертурой http://www.npomash.ru/activities/ru/space1.htm , Головки наведения ракет - дискриминация целей http://siagat.ru/ требует создание специализированного процессора 2. критерии оценки 2D FFT 1024x024 or 2048x2048 per sec отношение Gflops per power consumed ,радиационная стойкость ,гибкость имплементации , стоимость и срок разработки 3. снижение проектных норм ,погоня за стандартами потребительских процессоров ошибочно , 0.09 micron дает высокий результат для космических применений http://www.ann.ece.ufl.edu/courses/eel6686_15spr/slides/Presentation1_Morales_Onishi.pdf http://people.cs.bris.ac.uk/~simonm/publications/ClearSpeed_HPEC08.pdf

milstar: 16 nanometer FinFET process from Taiwan Semiconductor Manufacturing Corp, The Aurora chip is 33 millimeters by 15 millimeters, for a die size of 494 square millimeters, something between 275 watts and 295 watts. memory bandwidth, at 1.2 TB/sec The Aurora chip has 16,384 running at 1.6 GHz, which yields 307.3 gigaflops per core and 2.45 teraflops per socket. https://www.nextplatform.com/2017/11/22/deep-dive-necs-aurora-vector-engine/ The package itself is very big at 60 mm x 60 mm. The VE processor die itself is 15 mm x 33 mm with a very large interposer with a total Si area of 1,235 mm² (32.5 mm x 38 mm). https://en.wikichip.org/wiki/nec/microarchitectures/sx-aurora 16 nm process 4,800,000,000 transistors 14.96 mm x 33.00 mm 493.68 mm² die size

milstar: В февральском номере журнала «Вопросы радиоэлектроники» руководители компаний МЦСТ и ИНЭУМ, которые разрабатывают процессоры «Эльбрус», поделились подробностями о передовой разработке российских инженеров — микропроцессоре «Эльбрус-16СВ». Согласно статье, «Эльбрус-16СВ» в данный момент находится на этапе создания. Чипсет станет шестым поколением архитектуры «Эльбрус», он будет изготавливаться по 16-нм технологии. Приблизительные сроки запуска его в производство — 2021 год. Характеристики микропроцессора «Эльбрус 16СВ»: Производительность: до 1500 Гфлопс; Количество ядер: 16; Тактовая частота: 2 ГГц; Объём неинклюзивной кэш-памяти (L2+L3): 40 МБ; Оперативная память: DDR4, четыре канала (до 102 ГБ/с); Интерфейсы: PCIe 3.0, 1/10 Gb Ethernet, SATA 3.0, USB3.0 и прочие; Потребляемая мощность: 100 Вт; Количество транзисторов: 6 млрд; Площадь кристалла: 400 мм2; Другое: возможность объединения до четырёх микро-процессоров на общей памяти.

milstar: В состав СБИС К1879ВМ8Я входят: 32-х разрядный универсальный управляющий RISC процессор ARM Cortex-A5 4 (четыре) кластера, каждый из которых содержит RISC процессор ARM Cortex-A5 и четыре процессорных ядра NMC4 5 (пять) интерфейсов с внешней памятью типа DDR3, DDR3L Интерфейсы: PCIe2.0, SPI, Ethernet IEEE Std 802.3-2012, GPIO, JTAG Высокоскоростные интерфейсы для межпроцессорного обмена Основные характеристики Технология изготовления – 28 нм КМОП Корпус– 1444 HFCBGA Рабочая частота ARM-ядра - 800МГц Рабочая частота ядер NMC4 - 1 ГГц Производительность FP32 – 512 GFLOPs Производительность FP64 – 128 GFLOPs Типовая потребляемая мощность - 12 Вт Максимальная потребляемая мощность - 35 Вт Внутренняя память объемом – 83,5 Мбит Суммарная пропускная способность интерфейсов межпроцессорного обмена - 16 Гбит/с Пропускная способность интерфейсов с внешней памятью - 256 Гбит/с Условия эксплуатации: -40°C …+65°C Параметры управляющего RISC процессора ARM Cortex-A5 Тактовая частота – 800 МГц; ISA – ARMv7; Разрядность адреса – 32 бита; Кэш память 1 уровня: 32КБ – команды, 32 КБ – данные; Кэш память 2 уровня: 512 КБ. Параметры процессорных ядер NMC4 Тактовая частота – 1000 МГц; ISA – NMC4; Размер адресного пространства – 4Гх32 бит; Обработка 32-х и 64-х разрядных данных в формате плавающей точки; Производительность (одинарная точность) - 32 GFLOPs; Производительность (двойная точность) - 8 GFLOPs; 4 вычислительных ядра; Блок переупаковки данных, выполняющий преобразование данных целочисленного формата в формат плавающей точки с одинарной и двойной точностью и обратно. Области применения Видео обработка Гидро- и радиолокация 3D машинное зрение Нейросети Гетерогенные вычислительные системы https://www.module.ru/directions/aviacia/82-18798

milstar: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01197-radar-fpga-or-gpu.pdf

milstar: The main limiting factor is multiplier resources. This is excellent news for the designer, because it is much more feasible to use 100% of DSP block resources than 100% of logic resources. As the logic usage approaches 100%, timing closure can get more difficult. Also, additional logic is needed to get data in and out of the FPGA to build memory buffer interfaces and other functions. https://www.techdesignforums.com/practice/technique/achieving-teraflops-performance-with-28nm-fpgas/

milstar: Xilinx, Inc., the leader in adaptive and intelligent computing, today announced the expansion of its 16 nanometer (nm) Virtex UltraScale+ family to now include the world's largest FPGA — the Virtex UltraScale+ VU19P. With 35 billion transistors, the VU19P provides the highest logic density and I/O count on a single device ever built, enabling emulation and prototyping of tomorrow's most advanced ASIC and SoC technologies, as well as test, measurement, compute, networking, aerospace and defense-related applications. The VU19P sets a new standard in FPGAs, featuring 9 million system logic cells, up to 1.5 terabits per-second of DDR4 memory bandwidth and up to 4.5 terabits per-second of transceiver bandwidth, and over 2,000 user I/Os. It enables the prototyping and emulation of today's most complex SoCs as well as the development of emerging, complex algorithms such as those used for artificial intelligence, machine learning, video processing and sensor fusion. The VU19P is 1.6X larger than its predecessor and what was previously the industry's largest FPGA — the 20 nm Virtex UltraScale 440 FPGA.

milstar: https://www.intel.com/content/www/us/en/products/programmable/fpga/stratix-10.html Intel® Stratix® 10 GX FPGAs are designed to meet the high-performance demands of high-throughput systems with up to 10 TFLOPS of floating-point performance and transceiver support up to 28.3 Gbps for chip-module, chip-to-chip, and backplane applications. https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/pt/stratix-10-product-table.pdf Highest performance per watt Up to 10 TFLOPS single-precision floating-point performance. Up to 80 GFLOPS/Watt. Cover fMAX up to 1 GHz enabling high throughput beam processing.

milstar: https://www.microsemi.com/product-directory/fpga-soc/1640-rad-tolerant-fpgas Rad-Tolerant FPGAs

milstar: The FFTC resides on a number of TI multicore system-on-chips (SoCs), including 66AK2L06, TCI6636K2H and TCI6638K2K SoCs, which contain both ARM® Cortex®-A15 cores and C66x digital signal processor (DSP) cores. To put the FFTC performance in perspective, the TCI6638K2K can implement over 4.5 million, 1024-point FFT operations per second using six FFTCs, compared to an equivalent ~300,000 FFTs per second using six C66x DSP cores. https://www.ti.com/lit/wp/spry294/spry294.pdf

milstar: http://www.ann.ece.ufl.edu/courses/eel6686_15spr/papers/RADSPEED.pdf

milstar: https://www.baesystems.com/en-us/our-company/inc-businesses/electronic-systems/product-sites/space-products-and-processing/radiation-hardened-electronics

milstar: https://developer.download.nvidia.com/video/gputechconf/gtc/2019/presentation/s9158-multi-gpu-fft-performance-on-different-hardware-configurations.pdf

milstar: https://www.nvidia.com/content/dam/en-zz/es_em/Solutions/Data-Center/dgx-2/dgx-2h-datasheet-us-nvidia-841283-r5.pdf

milstar: https://vk.com/doc503118849_575915834?hash=da97ca2ae340127304 https://vk.com/doc503118849_575915996?hash=0a80c936dd4aff71a1

milstar: https://baikalelectronics.ru/about/press-center/news/352/ Существует ли опасность, что Соединенные Штаты могут эту лавочку вам прикрыть, поскольку даже на тайваньской фабрике используются технологии, придуманные в США? - Теоретически такой риск есть, если я вам скажу, что его нет, я вас обману. Насколько он серьезен, насколько он реален и как он может реализоваться, оценить сложно. Мы все знаем пример компании Huawei, которая вроде как под американскими санкциями, вроде как там всё плохо, а Huawei производит свои чипы по самому последнему техпроцессу семь нанометров у TSMC и никаких проблем не испытывает. От таких примеров мы можем отталкиваться при оценке наших рисков.

milstar: A video standard of 1024 × 768 provides 1024 picture elements (pixels) of horizontal resolution. If a 512-point Fourier transform is performed, the 256 points generated by the transform fit nicely on a screen 1024 pixels wide. The same is true of a 1024-point transform, where a 1024 pixel wide screen is more than adequate to contain the 512 points generated by the transform. The problem arises when a transform larger than 2048 points is performed. Say an 8192-point Fourier transform is performed. The 4096 points generated by the transform is much wider than the 1024 pixel width of the screen. In order to get the entire power spectrum on one screen width, a compression factor (in this case, a factor of 4) must be applied. Magnification must then be applied to examine the spectrum at the full resolution of the 8192-point transform. Additionally, when a magnification factor is applied that prohibits the display of the entire power spectrum on a single screen width, the software should allow you to pan the entire plot one screen width at a time. https://www.dataq.com/data-acquisition/general-education-tutorials/fft-fast-fourier-transform-waveform-analysis.html

milstar: FPGA vendor Xilinx later standardized on the 18×25 size multiplier with the DSP48E architecture (so named for its 48 bit accumulator). This was to better support FFTs, where bit growth occurs in the data path as described above. The twiddle factors, or coefficients remain at 18 bits, while the 18 bit data can grow up to 7 more bits, to 25 bits. FPGA vendor Altera countered with an 18×36 multiplier mode. The latest innovation occurred with Altera’s 28nm Stratix V FPGAs, offering a new Variable Precision DSP architecture. This architecture has native support for 18×18, 18×36 and 27×27 precision multipliers, all featuring 64 bit accumulators. It supports higher precision fixed point processing for FIR filters, correlators, accumulators and FFTs, and also includes a highly efficient 18×25 complex multiplication mode specifically designed for fixed point FFTs. The 18×25 complex mode can be with only three multipliers rather than the normally required four multipliers, by leveraging built in pre-adders and post adders. Another recent FPGA innovation is high-performance floating-point support that enables the FPGA parallel hardware architecture advantages to be used in applications the dynamic range of floating-point is required such as radar processing. This is now available from Altera, using the Variable Precision DSP hardware architecture and new floating-point tool flow known as “Fused Datapath”. https://www.eetimes.com/radar-basics-part-3-beamforming-and-radar-digital-processing/

milstar: As will be shown, STAP requires the processing capability to invert matrices containing of 100,000 or more elements in well under a millisecond. https://www.eetimes.com/radar-basics-part-3-beamforming-and-radar-digital-processing/

milstar: Reducing Doppler Filtering Processing in STAP Implementations https://www.embedded.com/reducing-doppler-filtering-processing-in-stap-implementations/?utm_source=eetimes&utm_medium=relatedcontent

milstar: The simulation result is shown in Fig. 4. In this simulation, RF frequency f0 is 24 GHz with bandwidth B=50 MHz, and the sampling frequency fb of ADC is 200 MHz. We choose 128 points per frame, and save 64 frames of data for 2-D FFT. An IF signal containing Doppler-shifted received signal of 3 targets is generated. The position and velocity information of the targets are: https://ieeexplore.ieee.org/document/6174020 Conventional 2-D FFT performs good results for multi-target recognition when detected objects are of relative small range variation and nearly constant velocity. Time-frequency analysis methods have advantages in analyzing objects with non-constant velocity.

milstar: The two-dimensional FFT process gives a 2D range-velocity image (FFT heatmap)•Typically, detection of objects is done on this image•After detection, the range and relative speed of the objects are easily calculated https://training.ti.com/sites/default/files/docs/Mmwave_webinar_Dec2017.pdf

milstar: The Doppler shift can be determined after performing the range Fourier transform (range FFT) first. For a target of interest, we can repeat the range FFT until we have enough data to perform the second level of FFT. The result of this second FFT is a two dimensional complex valued matrix, whose spectral peak corresponds to the Doppler shift of the moving target. This method is known as Doppler FFT.

milstar: PRF tradeoffs Different PRF frequencies have different advantages and disadvantages. The following discussion summarizes the trade-offs. Low PRF operation is generally used for maximum range detection. It usually requires a high power transmit power, in order to receive returns of sufficient power for detection at a long range. To get the highest power, long transmit pulses are sent, and correspondingly long matched filter processing (or pulse compression) is used. This mode is useful for precise range determination. Strong sidelobe returns can often be determined by their relatively close ranges (ground area near radar system) and filtered out. Disadvantages are that Doppler processing is relatively ineffective due to so many overlapping Doppler frequency ranges. This limits the ability to detect moving objects in the presence of heavy background clutter, such as moving objects on the ground. High PRF operation spreads out the frequency spectrum of the receive pulse, allowing a full Doppler spectrum without aliasing or ambiguous Doppler measurements. A high PRF can be used to determine Doppler frequency and therefore relative velocity for all targets. It can also be used when a moving object of interest is obscured by a stationary mass, such as the ground or a mountain, in the radar return. The unambiguous Doppler measurements will make a moving target stand out from a stationary background. This is called mainlobe clutter rejection or filtering. Another benefit is that since more pulses are transmitted in a given interval of time, higher average transmit power levels can be achieved. This can help improve the detection range of a radar system in high PRF mode. Medium PRF operation is a compromise. Both range and Doppler measurements are ambiguous, but each will not be aliased or folded as severely as the more extreme low or high PRF modes. This can provide a good overall capability for detecting both range and moving targets. However, the folding of the ambiguous regions can also bring a lot of clutter into both range and Doppler measurements. Small shifts in PRFs can be used to resolve ambiguities, as has been discussed, but if there is too much clutter, the signals may be undetectable or obscured in both range and Doppler. https://www.eetimes.com/radar-basics-part-2-pulse-doppler-radar/

milstar: Digital beamforming can also be used in another capacity. In some systems, it is desired to receive and transmit separate signals in different directions simultaneously. This can be accomplished by using the FFT algorithm. Normally, FFTs are used to take a time domain signal and separate it into its different frequency components. In this case, the FFT will separate the incoming signal into its different spatial components or angle of arrival components. The input signals are sorted by the FFT into bins corresponding to different angles of arrival, as shown in Figure 3. Similarly, in the transmit direction, a signal fed into each FFT bin input will be transmitted in a specific direction, corresponding to a specific antenna lobe. If the input to a FFT bin is zero, no energy will be transmitted in that direction; the transmit lobe will be “missing”. https://www.eetimes.com/radar-basics-part-3-beamforming-and-radar-digital-processing/

milstar: FPGAs can also offer a much lower processing latency than a GPU, even independent of I/O bottlenecks. It is well known that GPUs must operate on many thousands of threads to perform efficiently, due to the extremely long latencies to and from memory and even between the many processing cores of the GPU. In effect, the GPU must operate many, many tasks to keep the processing cores from stalling as they await data, which results in very long latency for any given task.The FPGA uses a “coarse-grained parallelism” architecture instead. It creates multiple optimized and parallel datapaths, each of which outputs one result per clock cycle. The number of instances of the datapath depends upon the FPGA resources, but is typically much less than the number of GPU cores. However, each datapath instance has a much higher throughput than a GPU core. The primary benefit of this approach is low latency, a critical performance advantage in many applications. Another advantage of FPGAs is their much lower power consumption, resulting in dramatically lower GFLOPs/W. FPGA power measurements using development boards show 5-6 GFLOPs/W for algorithms such as Cholesky and QRD, and about 10 GFLOPs/W for simpler algorithms such as FFTs. GPU energy efficiency measurements are much hard to find, but using the GPU performance of 50 GFLOPs for Cholesky and a typical power consumption of 200 W, results in 0.25 GFLOPs/W, which is twenty times more power consumed per useful FLOPs. https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01197-radar-fpga-or-gpu.pdf

milstar: There are several resource-efficient, high-throughput im-plementations of 2D DFTs. Most FPGA based 2D FFT im-plementations rely upon repeated invocations of 1D FFTs byrow and column decomposition (RCD) with efficient use ofexternal memory [2][3][4]. Many of these achieve real-timeor near real-time performance (≥23 frames per second for astandard512×512image). https://arxiv.org/pdf/1603.05154.pdf

milstar: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ds/FFT-Beamforming-datasheet-Intel.pdf Beamforming in the frequency domain has less stringent requirements on the input data sample rate comparedto the time domain technique.The input sampling frequency does not have an impact on the beam steering angle resolution.With FFT beamforming, there is potential reduction in computation workload as the size of the phase array increases. This translates to better performance which is an essential requirement for real-time systems.The benefit becomes more apparent with radar applications requiring large phase array systems.The multibeam beamformer involves two-dimensional (2D) FFT, which can be decomposedinto two separate one-dimensional (1D) FFT processes: temporal FFT, followed by spatial FFT.For planar arrays, the process can be decomposed further to 2D FFT in the x-axis, followed by another 2D FFT in the y-axis.In order to support wider bandwidth, the analog-to-digital converter (ADC) for these phase array systems are running in the giga samples per second (GSPS) rate. In order to support fast fourier transform (FFT) beamforming with data sample rates in the GSPS, this requires a super sample rate architecture that is able to process multiple phases in parallel. This demo highlights the highly parameterizable super sample rate FFT IP in DSP Builder Advanced Blockset. This allows the designer to select the number of phases, size of the FFT, and fixed or floating point implementation.

milstar: http://www.curtistech.co.uk/papers/beamform.pdf PRINCIPLES OF SONAR BEAMFORMINGThis note outlines the techniques routinely used in sonar systems toimplement time domain and frequency domain beamforming systems. Ittakes a very simplistic approach to the problem and should not be consideredas definitive in any sense.

milstar: A comparison of FFT processor designs https://essay.utwente.nl/72179/1/FFT_Comparison_Simon_Dirlik.pdf

milstar: For example, an ASIC processor potentially has a 10-1,000X performance advantage over its FPGA and GPPcounterparts, but it is expensive and inflexible MIT Lincoln Laboratory https://apps.dtic.mil/dtic/tr/fulltext/u2/1032251.pdf

milstar: https://ieeexplore.ieee.org/document/8548582 A high-throughput programmable fast Fourier transform (FFT) processor is designed supporting 16- to 4096-point FFTs and 12- to 2400-point discrete Fourier transforms (DFTs) for 4G, wireless local area network, and future 5G. A 16-path data parallel memory-based architecture is selected as a tradeoff between throughput and cost.

milstar: FFT Size/Accuracy ConsiderationsThe size of the FFT (number of data points) utilized deter-mines the frequency resolution and the accuracy of the FFT.The table shows that taking more samples improves theaccuracy of the FFT, however note that the square rootrelationship prevents a dramatic accuracy gain. The 4096point FF yields a 0.06% accuracy which is more suitable for12-bit A/Ds. http://www.datel.com/data/ads/adc-an4.pdf

milstar: https://www.jhuapl.edu/Content/techdigest/pdf/V22-N03/22-03-Cole.pdf AM/FM Noise in the Target Illumination Signal for Semi-Active Missiles Low-frequency (approximately10 to 400 Hz) noise limits are established such that target energy spreading out of the fast Fourier transform (FFT) bin occupied by the target does not adversely affect the missile’s target coherency test. Mid-frequency (approximately ≥400 Hz to ≤5 kHz) noise should not allow clutter to mask a crossing or slow target. High-frequency (>5 kHz) noise should not permit maximum clutter or spillover from degrading target sensitivity. When specifying noise, a specification bandwidth is also required. An industry-standard term for quantifying phase noise, denoted by L(f), is defined as decibels rela-tive to the carrier per hertz of bandwidth. (The terms phase noise and FM noise are used interchangeably in this article.) The noise specifications discussed in this article are given in various bandwidths as a function of frequency offset from the carrier. At the lower fre-quencies, a bandwidth that is 10 times smaller than the mid- and high-frequency ranges is typically used. We have some specifications where the high-frequency bandwidth is 100 times larger than the low-frequency bandwidth. The use of different bandwidths for differ-ent areas of the Doppler spectrum is a trade-off between two factors: (1) the need to detect narrowband signals in white Gaussian noise, which requires narrowband fil-ters, and (2) the need to complete the measurement in a timely fashion, which requires a filter with a bandwidth that is at least 10 times wider than the low-frequency bandwith

milstar: https://www.dataq.com/data-acquisition/general-education-tutorials/fft-fast-fourier-transform-waveform-analysis.html Figure 1 — The Fourier transform illustrated

milstar: https://www.sjsu.edu/people/burford.furman/docs/me120/FFT_tutorial_NI.pdf

milstar: The Fast Fourier Transform – Numerical Example What frequencies make up the following signal? This signal has 16 samples in it so we are going to run an 16-point FFT to find out the answer. http://www.themobilestudio.net/the-fourier-transform-part-13

milstar: https://www.ti.com/lit/ds/symlink/tci6638k2k.pdf?ts=1608214468851&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FTCI6638K2K

milstar: https://www.ti.com/lit/wp/spry294/spry294.pdf

milstar: Again, the values of Xk represent the amount of signal energy at each frequency point, equally spaced across the sampled frequency spectrum. Since is a complex number, it provides both the magnitude and phase of each frequency component. These points in the frequency spectrum are often referred to as frequency bins. As N becomes larger, the spectrum is divided into more bins, with closer frequency spacing, providing for finer frequency discrimination. https://www.eetimes.com/radar-basics-part-3-beamforming-and-radar-digital-processing/ Normally, FFTs are used to take a time domain signal and separate it into its different frequency components. In this case, the FFT will separate the incoming signal into its different spatial components or angle of arrival components. The input signals are sorted by the FFT into bins corresponding to different angles of arrival, as shown in Figure 3. Similarly, in the transmit direction, a signal fed into each FFT bin input will be transmitted in a specific direction, corresponding to a specific antenna lobe. If the input to a FFT bin is zero, no energy will be transmitted in that direction; the transmit lobe will be “missing”. The FFT method of beamforming is computationally very efficient and allows for multiple directional signals to be simultaneously received and transmitted. This can be a very useful capability in multi-mode radar, which must track multiple targets simultaneously. However, the spacing and direction of the N antenna beams are fixed and equally spaced in direction, ranging over 180 degrees from the antenna array. In keeping with the characteristics of the FFT, the peak of any given antenna beam lies exactly on the null of the sidelobes of all the neighboring antenna beams. This characteristic is known as orthongonality. This processing requires that all the data be present in the array before any Doppler processing can be performed. The amount of data can be quite large and for high performance radar processing, needs to be accessed with very low latency. This either requires very high on-chip memory resources or a very low latency, fast random access external memory array coupled with a high performance memory access controller. Since the data comes in columns and is read in rows, the read and write accesses cannot both be sequential, making it difficult to meet the low latency requirements with traditional caches and DDR memory chips. . There can be hundreds or even thousands of separate receive/transmit units in an AESA antenna. The antenna may be tracking targets in multiple directions, requiring separate processing for each. The processing must be performed over two dimensions, both time (pulse compression) and frequency (Doppler). Furthermore, in installment #4 of this Radar Basics series, how an additional processing dimension, spatial, can be added in the space-time adaptive processing (STAP), which will cause a further dramatic increase in digital signal processing requirements.

milstar: Radar systems are very challenging to design, partly because of the dynamic range of the signals involved. Referring back to the radar range equation, the signal level at the receiver is proportional to the fourth power of the distance to target. The sensitivity levels required by a radar receiver are far more demanding than any wireless communications system. Simultaneously, the radar receiver must cope with potentially very high receive signal levels due to clutter, jamming, interference, close range targets, or even from the transmitter itself. This requires high, numerical fidelity digital signal processing techniques. In order to achieve proper system performance with potentially very low signal levels and high level of interference, the quantization noise levels introduced during digital processing must be well below the receiver noise floor.

milstar: Most processors and digital signal processors (DSPs) operating with 16 bit word lengths are not sufficient for many aspects of radar processing. Another option is to use floating point processors. With single precision floating point, a 24 bit mantissa (including sign bit) provides 144 dB. And the floating point exponent (8 bits) allows this 144 dB range to automatically adjust or “float” to the signal level at each operation, providing tremendous dynamic range. However, the floating point processors often found in radar systems, such as Analog Device’s Tigersharc or Freescale’s PowerPC, have limited processing capability. ################################################ Newer processor architectures offer higher levels of floating point processing capability, primarily though the use of many cores. The trade-off is a more difficult development environment, requiring complex data flow management and that the data dependencies be eliminated between various functions in order to be partitioned across multiple processors without stalling. Power consumption can also be a challenge in these architecture https://www.eetimes.com/radar-basics-part-3-beamforming-and-radar-digital-processing/

milstar: As will be shown, STAP requires the processing capability to invert matrices containing of 100,000 or more elements in well under a millisecond.

milstar: http://www.themobilestudio.net/the-fourier-transform-part-13 The Fast Fourier Transform – Numerical Example What frequencies make up the following signal? This signal has 16 samples in it so we are going to run an 16-point FFT to find out the answer. The 16 samples in the signal have the following values: x(0) ...x(16) 1. Firstly we divide and reorder our samples into groups of 2 using the bit reversal method, so sample x(0) gets grouped with sample x(8). Sample x(4) gets grouped with sample x(12) et 2.Now we perform a 2-point DFT on each of the sample pairs. This is very easy as we simply add the samples together for the first term then subtract the for the second so: [\large a_0=x_0+x_8=0.5+0.5=1] [\large a_1=x_0-x_8=0.5-0.5=0] [\large a_2=x_4+x_{12}=-0.25-0.75=-1] [\large a_3=x_4-x_{12}=-0.25+0.75=0.5] …and so on for each of the eight 2-point DFTs. Eight 2-Point DFTs So the results for all the 2-point DFTs are as follows: a(0),a(1) ... a(14),a(15) 3.The next stage is to start combining the results of the previous stage into larger and larger DFTs until we arrive back at a 16-point DFT. So the next stage is to combine the eight 2-point DFTs into four 4-point DFTs. We use the output of the previous stage to form the input of the next stage so we can treat it like a 2-point DFT. It is now the twiddle factors begin to come into play so let’s remind ourselves of their values for a 4-point DFT: [ Notice that for the first time, in the 4-point DFT we have an imaginary term so there is going to be a Sine component to some of the results as well as a Cosine component. This makes the multiplication by the twiddle factor a little more “complex” as the twiddle factor is a complex number. Before we begin with the numeric calculation, I want to take a quick look at multiplication with complex numbers. If you already know about multiplication with complex numbers, then click here to skip to the rest of the example. Multiplication with Complex Numbers A complex number can be one of three types of numbers: A completely real number (a number with the imaginary part equal to zero) A completely imaginary number (a number with the real part equal to zero) A number with both an real and imaginary component (a number with a non-zero real part and a non-zero imaginary part) Therefore there can be four types of multiplication: A real number multiplied by another real number A real number multiplied by an imaginary number An imaginary number multiplied by another imaginary number A complex number multiplied by another complex number http://www.themobilestudio.net/the-fourier-transform-part-13 So the calculations for the 4-point DFTs will work as follows:

milstar: https://lr.ttu.ee/irm/sideseadmete_mudeldamine/5.pdf АлгоритмБПФпооснованию 2 разделяетполноевычислениеДПФнакомбинацию 2-точечныхДПФ. Каждое 2-точечноеДПФсодержитбазовуюоперациюумноженияснакоплением, называемую «бабочкой» ииллюстрируемуюнарис.5.13. Надиаграммепоказаныдвапредставления «бабочки»: верхняядиаграммафактическиявляетсяфункциональнымпредставлением «бабочки», построеннымнацифровыхумножителяхисумматорах. Вупрощеннойнижнейдиаграммеоперацииумноженияпомечаютсямножителемвозлестрелки, аподсуммированиемподразумеваютсядвестрелки, сходящиесявточке. 8-точечноеБПФспрореживаниемвовремени (decimation-in-time, DIT) вычисляетокончательныйрезультатсиспользованиемтрехкаскадов, какэтоследуетизрис.5.14. Восемьвходныхотсчетовизвременнойобластисначаларазделяются (илипрореживаются) начетырегруппы 2-точечныхДПФ. Затемчетыре 2-точечныхДПФобъединяютсявдва 4-точечныхДПФ. Затемдва 4-точечныхДПФобъединяютсядлятого, чтобыполучитьокончательныйрезультат X(k). Подробнопроцессрассмотреннарис.5.15, гдепоказанывсеоперацииумноженияисуммирования. Нетруднозаметить, чтобазоваяоперация «бабочки» 2-точечногоДПФформируетосновудлявсеговычисления. Вычислениеосуществляетсявтрехкаскадах. Послетого, какзаканчиваетсявычислениепервогокаскада, нетнеобходимостисохранятькакие-либопредыдущиерезультаты. Результатывычисленияпервогокаскадамогутбытьсохраненывтехжесамыхрегистрахилиячейкахпамяти, которыепервоначальнохранилиисходныеотсчетыизвременнойобласти x(n). Точнотакже, когдазаканчиваетсявычислениевторогокаскада, результатывычисленияпервогокаскадамогутбытьудалены. Такимжеобразомосуществляетсявычислениепоследнегокаскада, заменяявпамятипромежуточныйрезультатвычисленияпредыдущегокаскада. Обратитевнимание, чтодлятого, чтобыалгоритмработалдолжнымобразом, входныеотсчетыповремени x(n) должныбытьупорядоченыопределеннымобразомсиспользованиемалгоритмареверсированиябитов.

milstar: BAE rad hard ASIC 0.045 micron https://www.baesystems.com/en-us/product/radiation-hardened-application-specific-integrated-circuits--asics- Today, BAE Systems has over 1,000 computers on more than 300 satellites, and our space computers have logged more than 10,000 years of flight time without a failure

milstar: 1 Jul 2020 BAE Systems’ software defined radio is anchored by the RAD5545 single board computer (SBC), providing the most advanced radiation-hardened quad core general purpose processing solution available today to address future threats on a variety of missions. The system leverages modular and standard building blocks including a SpaceVPX chassis and backplane electrical connectors, Serial RapidIO® and Spacewire interfaces, and a fully supported expansion port for a custom interface card. https://www.baesystems.com/en/article/bae-systems-delivers-first-radiation-hardened-rad5545-radios

milstar: http://flightsoftware.jhuapl.edu/files/2016/Day-2/Day-2-13-Saridakis.pdf

milstar: https://www.moog.com/content/dam/moog/literature/Space_Defense/spaceliterature/avionics/moog-multi-core-dsp-processor-datasheet.pdf RAD TOLERANT, 150 GFLOP DSP SpaceVPX SINGLE BOARD COMPUTER

milstar: Intel Core Duo at 3.0 GHz does it in 96.8 µs 8192 point FFT approx 10300 1D FFT 8192 points in sec 65 nm 65 nm 45 nm OFDM is extensively used in wireless LAN and MAN applications, including IEEE 802.11a/g/n and WiMAX. IEEE 802.11a/g/n, operating in the 2.4 and 5 GHz bands, specifies per-stream airside data rates ranging from 6 to 54 Mbit/s. If both devices can use "HT mode" (added with 802.11n), the top 20 MHz per-stream rate is increased to 72.2 Mbit/s, with the option of data rates between 13.5 and 150 Mbit/s using a 40 MHz channel. Four different modulation schemes are used: BPSK, QPSK, 16-QAM, and 64-QAM, along with a set of error correcting rates (1/2–5/6). The multitude of choices allows the system to adapt the optimum data rate for the current signal conditions. ########### A High-Performance, Low-Power Linear Algebra Core 45 nm https://www.cs.utexas.edu/~flame/pubs/ASAP11.pdf ############# 0.09 micron BAE space rad hardened http://www.ann.ece.ufl.edu/courses/eel6686_15spr/papers/RADSPEED.pdf 2015 BackgroundRADSPEEDArchitecture ComparisonsOptimizationsResultsConclusionsClearspeed Embedded Ap http://people.cs.bris.ac.uk/~simonm/publications/ClearSpeed_HPEC08.pdf clearspeed csx700 0.09 micron 172792 1D 2048 FFT per sec or 43198 8192 1D FFT per sec ############

milstar: For example, an FFT Length of 512 will set Standard to 802.11ax 40 MHz. ---------------- To achieve higher data rate requirement in the order of 10 Gbps, 5G technology has been developed. The specifications are published in the 3GPP Release 15 and beyond. 5G has different frequency ranges sub 6 GHz (5G macro optimized), 3-30 GHz (5G E small cells) and 30-100 GHz (5G Ultra Dense). 4096 FFT Point 1024 FFT Point (70 GHz) 2048 FFT Point (3 to 40GHz) https://www.rfwireless-world.com/Tutorials/5G-millimeter-wave-tutorial.html he LTE FFT LogiCORE™ IP provides support for all transform point sizes defined by the 3GPP-LTE specifications, including the 1536pt transform required for 15MHz bandwidth support, enabling resource optimized eNB implementations across all potential eNB configurations. A graphical user interface allows the generation of netlists tailored to the needs of each application. The LTE FFT LogiCORE IP is a component of Xilinx LTE Baseband Targeted Design Platform. Key Features and Benefits Support for all point sizes defined by 3GPP-LTE standards: 128, 256, 512, 1024, 1536, 2048 pts 1536 pts transform supports 15MHz bandwidth systems https://www.xilinx.com/products/intellectual-property/ef-di-lte-fft.html

milstar: . Twiddle factor multiplierFig. 5 shows the twiddle factor multiplier (multi) modulewhere the inputs are multiplied with TFs. The TFs are storedin ROMs whose depth depends on the number of FFT points.Considering the symmetric property of trigonometric func-tions, we can reduce the number of TF values to be storedin the ROMs toN/4TF values. Since it is necessary to readthe corresponding TF values, we use counters http://www.apsipa.org/proceedings/2020/pdfs/0000114.pdf

milstar: The throughput canbe estimated as 4 sample/cycle×123 MHz = 492 M sample/secregardless of the number of FFT points, which is a significantlyhigh-throughput. Considering the FFT implementation for 5GOFDM which requires 4,096-point FFT, we believe that thisthroughput is reasonable. http://www.apsipa.org/proceedings/2020/pdfs/0000114.pdf

milstar: Assuming an FFT-based transmitter/receiver implementation, 15 kHz subcarrier spacing corresponds to a sampling rate fs = 15000 NFFT, where NFFT is the FFT size. Nevertheless, FFT-based implementations of OFDM are common practice and an FFT size of 2048, with a corresponding sampling rate of 30.72 MHz, is suitable for the wider LTE carrier bandwidths, such as bandwidths of the order of 15 MHz and above. https://www.sciencedirect.com/topics/engineering/downlink-and-uplink-transmission

milstar: What’s Up With Digital Downconverters—Part 1 https://www.analog.com/en/analog-dialogue/articles/whats-up-with-digital-downconverters-part-1.html#

milstar: Digital Down-Conversion As shown in the figure, the blocks after the ADC are all operating in the digital domain. For example, the outputs of Oscillator 2 in Figure 2 are actually the digital values corresponding to the sine and cosine signals. The second down-conversion is performed using two digital multipliers, and the LPFs are digital filters. https://www.allaboutcircuits.com/technical-articles/dsp-basics-of-digital-down-conversion-digital-signal-processing/

milstar: https://eri-summit.darpa.mil/docs/ERISUMMIT2020/Presentations/2020%20T_AM%20ERI%20DoD%20Unique%20Needs%20v5%20(Distro%20A).pdf

milstar: Consider a radio signal lying in the range 39-40MHz. The signal bandwidth is 1MHz. However, it is often digitized with a sampling rate over 100Msamples per Second, representing in the region of 200Mbyte/second. The DDC allows us to select the 39-40MHz band, and to shift its frequency down to baseband and in doing so reduce the sample rate, with a 1MHz bandwidth, a sample rate of 2.5MHz would be fine - giving a data rate of only 5Mbyte/second. This is shown in Figure 1. http://hunteng.co.uk/pdfs/tech/ddctheory.pdf V1.2 06032 How It Works A Digital Down Converter is basically complex mixer, shifting the frequency band of interest to baseband. Consider the spectrum of the original continuous analogue signal prior to digitisation, as shown in Figure 2, because it is a real signal it has both positive and negative frequency components. If this signal is sampled by a single A/D converter at a rate that is greater than twice the highest frequency the resulting spectrum is as shown in Figure 3. The continuous analogue spectrum repeated around all of the sample frequency spectral lines. The first stage of the DDC is to mix, or multiply, this digitised stream of samples with a digitised cosine for the phase channel and a digitised sine for the quadrature channel and so generating the sum and difference frequency components

milstar: http://web.mit.edu/6.02/www/f2006/handouts/Lec9.pdf Coherent Detection Requires receiver local oscillator to be accurately aligned in phase and frequency to carrier sine wave

milstar: https://www.sheffield.ac.uk/polopoly_fs/1.884652!/file/15_Trig_Identities.pdf

milstar: The RAD6000 processor is able to compute one depth map each 30 seconds for images of resolution of 256×256 [5] while consuming 7W. https://ieeexplore.ieee.org/document/5747456

milstar: https://developer.nvidia.com/blog/inside-volta/ Tesla V100 delivers industry-leading floating-point and integer performance. Peak computation rates (based on GPU Boost clock rate) are: 7.8 TFLOP/s of double precision floating-point (FP64) performance;

milstar: SpaceWire Satellite Usage Joseph R Marshall BAE Systems Manassas, Virginia, data managing support for its direct connection to one to four RADSPEED® DSPs, each capable of 70 GFLOPS of signal processing [12]. Marshall, J., et. al., “Applying a High Performance Tiled Rad-Hard Digital Signal Processor to Spaceborne Applications,” Proceedings of the 2012 IEEE Aerospace Conference, March 2012 https://apps.dtic.mil/dtic/tr/fulltext/u2/a579510.pdf 978-1-4577-0557-1/12/$26.00 ©2012 IEEE 1Applying a High Performance Tiled Rad-Hard Digital Signal Processor to Spaceborne Applications The RADSPEED™ DSP - a radiation hardened version of the ClearSpeed™ CSX700 digital signal processor – is being developed by BAE Systems to provide a high performance per watt digital signal processor for these emerging spacecraft applications. The CSX700 is a best in class device in the commercial world and is used in a variety of graphics, financial, server and other signal processing applications supported by a full set of development tools. In hardening the RADSPEED DSP, over 70% of the performance of the commercial device was retained (70 GFLOPS peak performance) with a modest decrease in processing speed (8%) and the number of processing element cores (160 from 200). http://www.ann.ece.ufl.edu/courses/eel6686_15spr/papers/RADSPEED.pdf http://www.ann.ece.ufl.edu/courses/eel6686_15spr/slides/Presentation1_Morales_Onishi.pdf https://www.clear.rice.edu/comp422/lecture-notes/comp422-534-2020-Lecture12-ParallelPlatforms.pdf Clearspeed CSX700 2D FFT perfomance and perfomance per watt consumed http://people.cs.bris.ac.uk/~simonm/publications/ClearSpeed_HPEC08.pdf

milstar: off-the-shelf (COTS) systems, based on Intel or AMD multicore processors, offer high potential performanceat low price. However, obtaining high performance for real-world data intensive applications like image formation insynthetic aperture radar (SAR) is very difficult. ############## https://users.ece.cmu.edu/~franzf/papers/spie09.pdf

milstar: Scenarios.We examined two PFA SAR scenarios. Both scenarios were derived from6for comparison purposes. The firstscenario is 4k x 4k (16 Megapixel) in size and the second scenario is 10k x 10k (100 Megapixel). Both scenarios havelonger slant ranges (24 km and 200 km respectively), fine resolution (.1 m and .3 m) and small coherent integration angles(approx.4◦and7◦). In both cases, the input size is slightly larger than the output size on account of re-gridding. The datasets for both scenarios consist of single precision floating point complex numbers stored in an interleaved forma https://users.ece.cmu.edu/~franzf/papers/spie09.pdf

milstar: Тираж «Эльбрусов» в 2021 году Как стало известно CNews, компания МЦСТ — разработчик линейки российских процессоров «Эльбрус» — планирует в течение 2021 г. заказать выпуск свыше 10 тыс. своих чипов. Об этом редакции рассказал представитель компании Максим Горшенин. Как писал CNews 27 ноября, «Байкал электроникс» до конца I квартала 2021 г. намерена заказать на фабрике TSMC выпуск тремя партиями не менее 213 тыс. ARM-процессоров «Байкал-М». https://www.cnews.ru/news/top/2021-01-12_razrabotchiki_elbrusov

milstar: адиационно-стойкая микросхема 1892ВМ15АФ предназначена для применения в радиоэлектронной аппаратуре космических аппаратов, прежде всего, в трактах обработки оптических и радарных систем, видеокамер, систем обработки и сжатия изображений в радиолинию. Обеспечена совместимость по программному обеспечению с MIPS32-ядрами CPU предыдущих поколений серии «Мультикор». DSP-ядро идентично использованному в микросхемах 1892ВМ10Я и 1892ВМ14Я. Микросхема 1892ВМ15АФ может использоваться как устойчивый к воздействию специальных факторов сигнальный высокопроизводительный микропроцессор для бортовых применений различного назначения. В том числе как сетевой элемент комплексного бортового оборудования на базе сетей SpaceWire с использованием «интеллектуальных» коммутаторов-маршрутизаторов и других микросхем комплекта «МУЛЬТИБОРТ» разработки АО НПЦ «ЭЛВИС» и его партнеров. Микросхема разработана и изготовлена на территории РФ. https://multicore.ru/rad-tolerant-and-spacewire/dsp-1892vm15af

milstar: https://multicore.ru/fileadmin/user_upload/media/ek4_19.pdf Радиационно-стойкие кМоП сБис «систеМа-на-кРисталле» – Методология ПРоектиРования

milstar: Another advantage of FPGAs is their much lower power consumption, resulting in dramatically lower GFLOPs/W. FPGA power measurements using development boards show 5-6 GFLOPs/W for algorithms such as Cholesky and QRD, and about 10 GFLOPs/W for simpler algorithms such as FFTs. GPU energy efficiency measurements are much hard to find, but using the GPU performance of 50 GFLOPs for Cholesky and a typical power consumption of 200 W, results in 0.25 GFLOPs/W, which is twenty times more power consumed per useful FLOPs. https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01197-radar-fpga-or-gpu.pdf

milstar: Software Language ADA Radar -Cobra Dane,THAAD Sonar BSY-2 SSN Seawolf F-22 Raptor https://www2.seas.gwu.edu/~mfeldman/ada-project-summary.html#Military_Applications_ Ошибки связанные с использованием = для присваивания и == дляпроверки на равенство, то есть присваивания вместо выражений хорошознакомы в C-сообществе. Для их выявления появились дополнительныеправила оформления кода MISRA C[3] и средства анализа кода, такие как lint.Однако, следовало бы избежать подобных ловушек с самого моментаразработки языка, что и было достигнуто в Аде http://ada-ru.org/files/Safe_And_Secure.pdf https://www2.seas.gwu.edu/~mfeldman/ada-project-summary.html#Military_Applications_ NATO Midterm Upgrade of AWACS (Airborne Warning and Control System) NATO Armaments Ballistic Kernel US Air Force Satellite Control Network US Air Force Space-Based Infrared Systems (SBIRS) US Air Force Space Based Space Surveillance (SBSS) system US Navy/Air Force Joint Standoff Weapon US Navy/Air Force Jet TrainerJPATS Simulator/Training System US Navy AN/BSY-2 Submarine Combat System US Navy CG 47 Class Integrated Ship Control System US Navy Mk41 Vertical Launching System US Navy Submarine Combat System US Navy SM2 and SM3 missiles F-22 Jet Fighter "Raptor" THAAD - Theater High-Altitude Area Defense System

milstar: Целочисленные литералыОбычно целочисленные литералы не часто встречаются в программе, заисключением может быть 0 и 1. Целочисленные литералы должны в основномиспользоваться для инициализации констант. Но если они используются, ихсмысл должен быть очевиден для читателя. Использование подходящегооснования исчисления (10, 8, 16 и пр.) и разделители групп цифр помогутизбежать ошибок.В Аде это сделать легко. Ясный синтаксис позволяет указать любоеоснование исчисления от 2 до 16 (по умолчанию конечно 10), например 16#2B#это целое число 43 по основанию 16. Символ подчеркивания используется длягруппировки цифр в значениях с большим количеством разрядов. Так,например, 16#FFFF_FFFF_FFFF_FFFF# вполне читаемая запись значения 264-1.Для сравнения тот же литерал в C (так же как в C++, Java и пр.родственных языках) выглядит как 0xFFFFFFFFFFFFFFFF, о который не трудносломать глаза, пытаясь сосчитать сколько F оно содержит http://ada-ru.org/files/Safe_And_Secure.pdf

milstar: Ещё одна попытка разорвать порочный круг… К сожалению, в российской программной индустрии сложился порочный круг: Ада-технологии не используются в индустриальных проектах, поскольку они практически неизвестны как разработчикам, так и руководителям, принимающим ключевые технические решения. В результате для вузов со стороны рынка отсутствует заказ на подготовку специалистов, владеющих Адой. Это приводит к тому, что в индустрию приходят новые люди, ничего не знающие об Аде. В то же время Ада [1] является существенной компонентой мировой программной индустрии, которая используется при разработке больших долгоживущих встроенных систем реального времени. Ситуацию, когда Ада не применяется в российской программной индустрии, отсутствует в ИТ-образовании и практически неизвестна отечественным специалистам, нельзя признать нормальной. Ада – единственный язык, специально созданный для обеспечения надёжности программного кода при разработке и сопровождении больших долго живущих систем. Двадцатипятилетний опыт использования языка подтверждает, что как среднее число ошибок, так и время, проводимое разработчиками в отладчике, при использовании Ады существенно меньше, чем для других языков. Вот далеко не полный перечень языковых средств, особенностей и механизмов, способствующих повышению надёжности кода: • строгая типизация при отсутствии неявных преобразований типов, часто оказывающихся абсолютно «неожиданными» для разработчиков; • механизм подтипов и исключений; • развитая модульность с полным статическим контролем межмодульных связей; • удобные средства создания защищенных абстракций; • ясный синтаксис с разумным уровнем избыточности, приводящий к тому, что грамотно написанный код на Аде читается как текст на формализованном английском языке. https://dfnc.ru/c110-novosti-3/ada-tekhnologii-v-xxi-veke-ne-mif-a-realnost/ Сергей Рыбин, консультант компании AdaCore, ст. науч. сотр., канд. физ.-мат. наук, НИВЦ МГУ, Москва, rybin@adacore.com

milstar: Второй этап деятельности Р.Б. Назьмова связан с разработкой БЦВМ семейства «Бисер», в том числе «Бисер 4». Именно она применялась в легендарном проекте «Энергия-Буран» в механизме космического челнока «Буран». Под его руководством для системы управления (СУ) «Буран» был создан перестраиваемый четырехкратно резервированный цифровой вычислительный комплекс, отвечающий самым высоким техническим требованиям к СУ космическими аппаратами. Первый и единственный космический полёт «Буран» совершил 15 ноября 1988 года в автоматическом режиме, без экипажа на борту. Управление кораблём осуществлялось при помощи БЦВМ «Бисер 4», разработанной под руководством Р.Б. Назьмова. В 1996 году на основе БИС началась разработка следующей из серии семейства машин БЦВМ «Бисер» высокопроизводительной радиационно-стойкой «Бисер 6». В настоящее время варианты исполнения наземных и бортовых ЦВМ «Бисер 6» являются основой систем управления ракетных проектов «Фрегат», «Ангара» и многих других. https://computer-museum.ru/articles/uchebnye-zavedeniya/3001/ При решении практических прикладных задач инженеры досконально владеют материалом и прекрасно знают постановку задачи. В отличие от них программисты не знают физику процесса и становятся «лишними людьми», без которых в ряде случаев (хотя и не всегда) вполне можно обойтись ############################################################################################# Р.Б. Назьмов При разработке «Бурана» проблема разработки и тестирования программного обеспечения считалась одной из наиболее сложных поэтому в 1983 году разработчики «Бурана» обратились в Институт прикладной математики с задачей разработки бортового программного обеспечения. По их оценкам, для этой работы требовалось несколько тысяч программистов, так как предполагалась экономия объёма памяти бортового компьютера "Бисер-4"за счёт использования ассемблера После ознакомления с задачей математики решили разработать проблемно-ориентированные языки, основанные на терминах, понятиях и форме представления алгоритмов управления и испытаний, используемых разработчиками корабля.

milstar: FPGAs generally have higher power dissipation than standard logic, but the much more efficient custom implementation of an algorithm can actually reduce the power consumption compared to a general-purpose compute architecture. Another advantage of the FPGA is that much of the data movement between internal and external memory can be eliminated when implementing a streaming processing algorithm. Data transactions on external DDR memory especially can consume a substantial amount of power. https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01204-automotive-functional-safety.pdf

milstar: FPGA programming approaches There are several ways to develop the code to program an FPGA. In the very early days of FPGAs it might just have been possible to program the simplest FPGAs manually. Today this is not an option and a software program is required. There are several options open to FPGA developers: VHDL: VHDL stands for VHSIC Hardware Description Language, where the VHSIC itself stands for Very High Speed Integrated Circuit. This FPGA programming language was developed by the US Department of Defense to document the behaviour of ASICs, or Application Specific Integrated Circuits. Base heavily on the programming language Ada, VHDL is a text language which has been very successful and popular for many years in programming FPGAs. Verilog: Verilog was the first form of hardware description language to be developed. It is standardised as IEEE 1364. LabVIEW FPGA: LabVIEW FPGA utilises the basic LabVIEW graphical interface but employs additional tools to enable it to provide the functionality required for programming FPGAs. . . . . Read more about how to program LabVIEW FPGA. Hardware description languages differ from normal programming languages in that they are able to accommodate parameters including propagation delays and also the signal strengths. These are two key parameters that are required when programming FPGAs https://www.electronics-notes.com/articles/digital-embedded-processing/fpga-field-programmable-gate-array/how-to-program-fpga.php

milstar: This FPGA programming language was developed by the US Department of Defense to document the behaviour of ASICs, or Application Specific Integrated Circuits. Base heavily on the programming language Ada, ##################################### VHDL is a text language which has been very successful and popular for many years in programming FPGAs

milstar: Officials of the Naval Air Warfare Center Aircraft Division Lakehurst at Joint Base McGuire-Dix-Lakehurst, N.J., announced this month they plan to award a contract to Curtiss-Wright to provide 434 SVME-183 6U VME embedded computing boards for the AN/UPX 29A interrogator system and AN/UPX-24(V) interrogator sets on the Little Rock and Sioux City. Navy experts also will use the Curtiss-Wright SVME-183 computer boards for the Navy's AN/TPS-59(V)3 tactical missile defense radar, which can detect and track aircraft and missiles at ranges as far as 300 nautical miles. The value of the Navy contract to Curtiss-Wright has yet to be negotiated. The AN/TPS-59 from the Lockheed Martin Corp. Mission Systems and Training segment in Syracuse, N.Y., is a three-dimensional solid-state linear-phased array surveillance radar that operates in the D band (1215-1400 MHz), and has 54 transmitters that operate independently, and can also operate in the two-dimensional mode should its general-purpose computer fail. https://www.militaryaerospace.com/computers/article/16715347/navy-chooses-6u-vme-singleboard-computers-from-curtisswright-for-shipboard-radar https://www.lockheedmartin.com/content/dam/lockheed-martin/rms/documents/ground-based-air-surveillance-radars/TPS-59%20Fact%20Sheet.pdf

milstar: СБИС 1879ВМ8Я Микросхема интегральная 1879ВМ8Я представляет собой универсальную платформу ориентированную на решение задач обработки больших потоков данных в реальном масштабе времени (цифровая обработка сигналов, обработка изображений, навигация, связь, эмуляция нейронных сетей и т.д.). Производительность FP64 – 128 GFLOPs Типовая потребляемая мощность - 12 Вт Максимальная потребляемая мощность - 35 Вт Суммарная пропускная способность интерфейсов межпроцессорного обмена - 16 Гбит/с Области применения Видео обработка Гидро- и радиолокация 3D машинное зрение Нейросети Гетерогенные вычислительные системы https://www.module.ru/products/1/26-18798

milstar: Внедрению языка Ада уделяется очень большое внимание. Считается, что его использование на всех этапах жизненного цикла ПО обеспечит повышение производительности труда программистов в четыре раза. К сегодняшнему дню осуществлен ряд разработок крупных программных систем на языке Ада: моделирования динамики полета (5.7 тыс.строк); система автоматизации испытаний ракетных и реактивных двигателей (1,5 млн.строк); управление наземным оборудованием спутниковой связи (9.9 тыс. строк); управление космической системой (30 тыс.строк); моделирование динамики и управления полетом спутников (11 тыс. строк). Результаты анализа показали, что производительность труда программистов при работе с языком Ада составила 311-1400 строк/человеко-месяц при средней в промышленности 325-400. Средняя стоимость строки программы составила 9.92 дол. При этом отмечено увеличение относительных трудозатрат на этапе проектирования ПО (до 65% общих трудозатрат) и снижение трудозатрат на этапах реализации (до 27% общих трудозатрат), тестирования и отладки (до 8% общих трудозатрат). Для сравнения, аналогичные показатели по фирме IBM, не использующей Аду, составляют соответственно 24, 58 и 18%. Отмечено также уменьшение числа ошибок, найденных на этапе комплексирования и отладки: их среднее количество составило 1.5 - 2 на 1000 строк программного текста. По мнению ряда аналитиков, стоимость в расчете на исполняемую строку программы на языке Ада в два раза меньше, чем для языка Си. При этом при разработке требуется на 70% меньше внутренних исправлений и на 90% меньше ошибок попало к заказчику. Заключение Бытует мнение, что полным языком Ада будут пользоваться только суперпрограммисты, которые будут писать универсальные пакеты для последующего использования обычными программистами. Нельзя, конечно, отрицать, что это большой и сложный язык. Потребуется немало времени для овладения им. Однако с мнением об "элитарности" языка Ада нельзя безоговорочно согласиться. Он вполне постижим, его можно освоить. В России имеется достаточный опыт использования языка Ада, взять хотя разработку программного обеспечения для самолета Ил-96-300 и космической станции Альфа. https://www.osp.ru/os/1996/06/179020

milstar: BAE Systems доработала специализированный FFT процессор 0.09 micron , http://people.cs.bris.ac.uk/~simonm/publications/ClearSpeed_HPEC08.pdf BAE Systems Applying a High Performance Tiled Rad-Hard Digital Signal Processor to Spaceborne Applications http://www.ann.ece.ufl.edu/courses/eel6686_15spr/papers/RADSPEED.pdf Background RADSPEED Architecture Comparisons Optimizations Results Conclusions Embedded systems for space require high performance/watt http://www.ann.ece.ufl.edu/courses/eel6686_15spr/slides/Presentation1_Morales_Onishi.pdf

milstar: to: https://guraran.ru/prezidiym_raran.html to:https://vm.ric.mil.ru/Redkollegiya copy for unformation to ... re:доктор военных наук Сивков - в первую очередь когда будет создана операционная система своя /самокритика журналa Военная мысль - "до сих пор авторы пишут статьи на виндовс" / давно создана - астра линукс для служебного и индивидуального пользования advanced user - продвинутый пользователь , выучить 40 -50 текстовых приказов не сложнее чем правила дорожного движения video s 2.04-2.18 https://dzen.ru/video/watch/65b9466b1c13aa4fe9073621 https://vm.ric.mil.ru/Redkollegiya 1. концепция advanced user - продвинутый пользователь между систем администратором и домохозяйкой выучить 40 -50 текстовых приказов не сложнее чем правила дорожного движения 2. https://astralinux.ru/ - национальный центр управления обороной ,администрация президента ,минатом.... для индивидуального пользователя бесплатно . автор тестировал live версию ,вполне работоспособна но нужны кое-какие доработки К концу 2024 года «Росатом» планирует полностью перейти на Astra Linux https://habr.com/ru/news/666944/ 3. требования к продвинутому пользователю которой использует нотебоок в личных целях Linux сертифицированная производителeм нотебоок - пример китайская https://www.notebookcheck.com/Test-Lenovo-ThinkPad-X13-G3-AMD-Laptop-Sehr-gutes-ThinkPad-noch-besser-mit-Ryzen-6000.713468.0.html https://www.notebookcheck.net/Lenovo-ThinkPad-X1-Carbon-G11-review-The-stagnating-expensive-business-flagship.728359.0.html дальнейшее для Kali Linux live , для Astra Linux примерно тоже самое Kali Linux - это тоже Debian ,только с добавлением специальных программ , https://www.kali.org/get-kali/#kali-live 1. самостоятельно установить iso live версию на usb карточку и на нотебоок https://www.kali.org/get-kali/#kali-live 2. убрать рабочие столы ,календарики и прочую ненужную информацию с дисплея установить Openbox , Openbox минималистичен http://openbox.org/wiki/Help:Getting_started apt install openbox отредактировать .profile .xsession image example https://i.stack.imgur.com/YwIf8.png 3. наладить связь nmcli dev wifi ,wpa_cli scan_result ,iw ,iwconfig 4. коммуникации с usb карточками ,внешним приёмопередатчиком mount umount никогда не оставляйте в компьютере никаких данных ---------------------------------------------------------------- 5. Умение починить установленную программу с помощью live version 6. Умение загрузить любую требуемую программу ,которая работает с линукс 7. если программа не работает линукс а только с виндовс Умение установить виртуальную машину и установить в нее виндовс или другую программу https://www.qemu.org/ некоторые программы работают via wine https://www.winehq.org/ 8. некоторые программы которые показывают состояние сети ,реальный адрес отправителя email, блокируют рекламные выставки wireshark, dig,nslookup, iptables хорошего настроения ... музыка военных лет Егерский марш(Россия). https://www.youtube.com/watch?v=QhBQ3B6KCU4 "Марш Измайловского полка" исполняет оркестр Министерства обороны СССР, 1977 год https://www.youtube.com/watch?v=i5EmnNLzRXY

milstar: to: https://guraran.ru/prezidiym_raran.html https://vm.ric.mil.ru/Redkollegiya https://army.ric.mil.ru/Redkollegiya copy for unformation to ... re:2 проблема не в ОС /доктор военных наук Сивков - в первую очередь когда будет создана операционная система своя /самокритика журналa Военная мысль -"до сих пор авторы пишут статьи на виндовс" / давно создана - астра линукс для служебного и индивидуального пользования video s 2.04-2.18 https://dzen.ru/video/watch/65b9466b1c13aa4fe9073621 https://vm.ric.mil.ru/Redkollegiya В первой же главе первой книги «Истории животных» Аристотель относит человека по образу жизни и действий к «стадным» животным, какие могут быть и среди ходящих, и среди плавающих, и среди летающих. Стадные животные им противопоставляются одиночкам. Классификационные признаки человека в «Истории животных» приведенным выше не ограничиваются. Так Аристотель, к примеру, относит человека к «домашним животным», наравне с мулом. (гибрид осла и лошади ) https://www.youtube.com/watch?v=jx0llzSntd8 --------- проблема не в ОС ... как известно в армиях ДНР и ЛНР популярен исполнитель Шаман , МВД проверяет Шамана на пропаганду ЛГБТ и оскорбление чувств верующих ниже исполнитель ,лауреат конкурсов из мариинского театра исполняет популярный репертуар кроме того он из Луганска https://www.mariinsky.ru/company/opera/soloists/bass/molchanov_miroslav1/ video s 17.35 https://www.youtube.com/watch?v=4OkbRSXmHs0 однако широким массам это не нужно ---------------------------------------------------------------------- примерно также с Виндовс ...в мире есть разныe признанные религии- Христианство,Ислам,Буддизм , есть атеист ,есть разные массовые доктрины- Социализм,Капитализм ,Монархия ,Демократия есть разные потребительские процессоры -Intel,AMD ,ARM нo операционная система для всех одна- Wíndows ------------------------------------------------------------------------------------ ################################ 1. концепция advanced user - продвинутый пользователь между систем администратором и домохозяйкой выучить 40 -50 текстовых приказов не сложнее чем правила дорожного движения 2. https://astralinux.ru/ - национальный центр управления обороной ,администрация президента ,минатом.... для индивидуального пользователя бесплатно . автор тестировал live версию ,вполне работоспособна но нужны кое-какие доработки К концу 2024 года «Росатом» планирует полностью перейти на Astra Linux https://habr.com/ru/news/666944/ 3. требования к продвинутому пользователю которой использует нотебоок в личных целях Linux сертифицированная производителeм нотебоок - пример китайская https://www.notebookcheck.com/Test-Lenovo-ThinkPad-X13-G3-AMD-Laptop-Sehr-gutes-ThinkPad-noch-besser-mit-Ryzen-6000.713468.0.html https://www.notebookcheck.net/Lenovo-ThinkPad-X1-Carbon-G11-review-The-stagnating-expensive-business-flagship.728359.0.html дальнейшее для Kali Linux live , для Astra Linux примерно тоже самое Kali Linux - это тоже Debian ,только с добавлением специальных программ , https://www.kali.org/get-kali/#kali-live 1. самостоятельно установить iso live версию на usb карточку и на нотебоок https://www.kali.org/get-kali/#kali-live 2. убрать рабочие столы ,календарики и прочую ненужную информацию с дисплея установить Openbox , Openbox минималистичен http://openbox.org/wiki/Help:Getting_started apt install openbox отредактировать .profile .xsession image example https://i.stack.imgur.com/YwIf8.png 3. наладить связь nmcli dev wifi ,wpa_cli scan_result ,iw ,iwconfig 4. коммуникации с usb карточками ,внешним приёмопередатчиком mount umount никогда не оставляйте в компьютере никаких данных ---------------------------------------------------------------- 5. Умение починить установленную программу с помощью live version 6. Умение загрузить любую требуемую программу ,которая работает с линукс 7. если программа не работает линукс а только с виндовс Умение установить виртуальную машину и установить в нее виндовс или другую программу https://www.qemu.org/ некоторые программы работают via wine https://www.winehq.org/ 8. некоторые программы которые показывают состояние сети ,реальный адрес отправителя email, блокируют рекламные выставки wireshark, dig,nslookup, iptables ----------------- rom milstar@msgsafe.io new adress milstar@skiff.com to: : ric_vm_4@mil.ru https://vm.ric.mil.ru/Redkollegiya copy to: GUS_1@mil.ru copy for information to ... re: руководитель департамента информационных систем министерствa обороны генерал Масленников - эффективность квантовых компьютеров будет, прежде всего, заметна в таких областях как: – кибербезопасность/ код Вернама ...как быстро у криптоаналитика с квантовым компьютером возникнут проблемы метагалактического характерa страница в тексте 164 ,pdf -83 https://федеральный-справочник.рф/files/OPK-18.pdf руководитель департамента информационных систем министерствa обороны генерал Масленников .... эффективность квантовых компьютеров будет, прежде всего, заметна в таких областях как: – кибербезопасность иллюстративный пример -как быстро у криптоаналитика с квантовым компьютером возникнут проблемы метагалактического характерa -------------------------------------------- с кодом Вернама передается фраза генералa Масленниковa эффективность квантовых компьютеров будет, прежде всего, заметна в таких областях как: – кибербезопасность чaсть фразы эффективность квантовых компьютеров - с пробелaми 35 букв =35 байтов = 280 бит информации 2 в степени 280 = 10 в степени 84.2883 -------------------------------------------------------- число атомов в известной человечеству на сегодня части вселенной 10 в степени 82 https://new-science.ru/skolko-atomov-vo-vselennoj/ https://thecode.media/vernam/ https://mahalex.net/special-courses/_crypto/crypto.pdf ----------------- в симметричном шифровании есть алгоритмы, которые при правильном использовании вообще невозможно взломать. Один из таких алгоритмов — шифр Вернама. https://thecode.media/vernam/ https://mahalex.net/special-courses/_crypto/crypto.pdf генератор случайных чисел Ultrafast Random Number Generation Based on Random Laser Experimental results showed that an instantaneous bit rate of 810 terabits per second https://ieeexplore.ieee.org/document/10068321 записываются 2 x Sandisk Extreme 1TB microSDXC card review https://www.techradar.com/reviews/sandisk-extreme-1tb-microsdxc-card Клодом Шеннон в 1940-х годах доказал теоретическую значимость системы одноразовых блокнотов. В то же время советский теоретик информации Владимир Котельников независимо доказал абсолютную безопасность одноразового блока; его результаты были представлены в 1941 году ------------- 23 декабря 2022 года была опубликована статья «Факторинг целых чисел с сублинейными ресурсами на сверхпроводящем квантовом процессоре». [1] Согласно данной статье взлом шифра RSA с длинной ключа 2048 бит возможен уже сегодня. Чайко, В. И. Шифр Вернама и протокол Диффи — Хеллмана — Меркла https://moluch.ru/conf/stud/archive/474/17723 A Unary Cipher with Advantages over the Vernam Cipher VERNAM IS SHORTER BUT THE UNARY HIDES PATTERN OF USAGE https://eprint.iacr.org/2020/389.pdf ------------------- недостатки кода Вернама вполне решаемые a. противник запеленговали повышенную интенсивность переговоров с кодом Вернама - это к наступлению ? ... Имитация активности как часть дезинформации b. карточка минимальных размеров с минимальным запасом кислоты при нажиме пальцами уничтожается этот и ему подобные методы там хорошо известны http://svr.gov.ru/history/person/drozdov.htm c. подбор квалифицированных кадров -зам.ком роты пo связи,рэб ,радиоразведкe R-353 is a valve-based spy radio set, developed in the late 1960s in the Soviet Union (USSR), and built at the Proton factory in Kharkov 1 (Ukraine). The radio features a built-in tape-based burst transmitter, or keyer, that reduces the risk of interception and radio direction finding (RDF). The transmitter produces an output power of 50W, which is sufficient for an operational range of 500 to 3000 km . This rare radio is also known by its codename PROTON (Russian: ПРОТОН). The One-Time Pad, or OTP is an encryption technique in which each character of the plaintext is combined with a character from a random key stream. Originally described in 1882 by banker Frank Miller (USA), it was re-invented in 1917 by Gilbert Vernam and Joseph Mauborgne. When applied correctly, the OTP provides a truely unbreakable cipher. It is named after the sheets of paper (pads) on which the key stream was usually printed. It also exists as One Time Tape (OTT). OTPs like this, were commonly used for sending coded messages via a Russian spy radio set such as the R-353, often in relation to the mysterious Numbers Stations on the short wave radio bands. The OTP booklet shown here is from the internal collection of the Dutch Intelligence Agency AIVD. https://www.cryptomuseum.com/crypto/otp/index.htm https://www.cryptomuseum.com/spy/r353/burst.htm



полная версия страницы