Boewie wichislitel'nie kompleksi

Форум » Дискуссии » Boewie wichislitel'nie kompleksi » Ответить

Boewie wichislitel'nie kompleksi

milstar: http://drops.dagstuhl.de/opus/volltexte/2006/732/pdf/06141.AthanasPeter.Paper.732.pdf Although an FPGA’s clock rate rarely exceeds one-tenth that of a PC, hardware implemented digital filters can process data at ###################################################################### many times that of software implementations [4] ################################### . Additional performance gains have been described for cryptography [5], network packet filtering [6], target recognition [7] and pattern matching [8], among other ########################################################################## applications. A. Present Day Cost-Performance Comparison Owing to the prevalence of IEEE standard floating-point in a wide range of applications, several researchers have designed IEEE 754 compliant floating-point accelerator cores constructed out of the Xilinx Virtex-II Pro FPGA’s configurable logic and dedicated integer multipliers [16-18]. Dou et al published one of the highest performance benchmarks of 15.6 GFLOPS by placing 39 floating-point processing elements on a theoretical Xilinx XC2VP125 FPGA [19]. Interpolating their results for the largest production Xilinx Virtex-II Pro device, the XC2VP100, produces 12.4 GFLOPS, compared to the peak 6.4 GFLOPS achievable for a 3.2 GHz Intel Pentium processor. Assuming that the Pentium can sustain 50% of its peak, the FPGA outperforms the processor by a factor of four for matrix multiplication. One of the earlier projects demonstrated a 23x speedup on a 2-D FFT through the use of a custom 18-bit floating-point format [26]. More recent work has focused on parameterizible libraries of floating-point units that can be tailored to the task at hand [27-29]. By using a custom floating-point format sized to match the width’s of the FPGA’s internal integer multipliers, a speedup of 44 was achieved for a hydrodynamics simulation [30] using four large FPGAs. Nakasato and Hamada’s 38 GFLOPS of performance is impressive, even from a cost-performance standpoint. For the cost of their PROGRAPE-3 board, estimated at $15,000, it is likely that a 15-node processor cluster could be constructed producing 196 single precision peak GFLOPS. Even in the unlikely scenario that this cluster could sustain the same 10% of peak performance obtained by Nakasato and Hamada’s for their software implementation, the PROGRAPE-3 design would still achieve a 2x speedup. As in many FPGA to CPU comparisons, it is likely that the analysis unfairly favors the FPGA solution. Hardware implementations require specialized skills in digital design and vendor-specific tool flows. Development time and costs are significantly higher than for software. Many comparisons in literature spend significantly more time optimizing the hardware implementations than they do optimizing their software implementations. Previous research has demonstrated significant compiler inefficiency for common HPCfunctions [31]. For the DGEMM matrix multiplication function, a hand-coded version outperformed the ############################################### compiler by greater than eight times. ############################ A to- tal of 39 PEs can be integrated into the xc2vp125-7 FPGA, reaching performance of, e.g., 15.6 GFLOPS with 1600 KB local memory and 400 MB/s external memory bandwidth 1 is s 1700 nozkami i wisokoj stoimost'ju porjadka 8000 $ segodnja http://ce.et.tudelft.nl/~george/publications/Conf/FPGA05/FPGA05Dou.pd http://www.xilinx.com/publications/matrix/virtexmatrix.pd Xilinx Vertex FPGA

Ответов - 76, стр: 1 2 3 4 All

milstar: Введение Микропроцессор 1891ВМ3, спроектированный в ЗАО «МЦСТ» при участии ОАО «ИНЭУМ им. И.С. Брука», был разработан в первую очередь для использования в военной аппаратуре. Однако, архитектурные решения, структура и полученные характеристики позволяют с успехом применять этот микропроцессор в гражданской технике. Smotri link na Аппаратные средства * Фельдман В.М. "Вычислительный модуль для встроенных и мобильных средств на базе микропроцессора 1891ВМ3" http://www.mcst.ru/news.shtml Процессор Тип процессора – МЦСТ – R500 Количество процессоров – 2 Тактовая частота – 500 МГц Производительность 1000 MIPS/400 MFLOPS Внутренняя кэш память Кэш первого уровня: команд – 16 Кбайт* данных – 32 Кбайт* Кэш второго уровня – 512 Кбайт Оперативная память Емкость до 2 Гбайт Пропускная способность канала – 2,664 Гбайт/с Периферийная шина PCI Пропускная способность шины – 264 Мбайт/с Канал удаленного доступа RDMA Количество каналов – 2 Тип канала – дуплексный Пропускная способность канала в одном направлении – 667 МБайт/с Ethernet 100 Пропускная способность канала – 100 Мбит/с SCSI-2 Пропускная способность шины – 10 Мбайт/с RS-232 Количество каналов – 2 Пропускная способность канала – 115 Кбит/с Потребляемая мощность, Вт 5 Количество транзисторов, млн. шт. 45 Напряжение питания, В 1,0 для внутренних схем 2,5 и 3,3 для периферии Корпус 900 FCBGA Технология КМОП 0,13 мкм, 8 слоев металла Площадь кристалла, мм2 9×9 Модуль ETX на базе микропроцессора 1891ВМ3 конструктивно и функционально совместим с аналогичными модулями, построенными на микропроцессорах фирмы Intel, и работает под операционной системой Linux. Проигрывая этим модулям по тактовой частоте (500 МГц), модуль на микропроцессоре 1891ВМ3 компенсирует этот проигрыш тем, что содержит два процессорных ядра. Кроме того, он имеет малую потребляемую мощность (около 10 Вт), что делает его очень привлекательным для использования во встроенных и мобильных системах. S tochki zrenija awtora Moschnost' ixarakteristiki ykazanogo wische woennogo microprocessora wpolne dostatochna dlja wsex ##################################################################################### standartnix primenenij ################ Takix bolschinstwo. . sputniki swjazi ,golovki ICBM/SLBM GaAS ASIC so stojkost'ju 100 mil .rad drugoj wopros

milstar: http://multicore.ru/ http://www.morinsys.ru/index.php?option=com_content&view=section&layout=blog&id=10&Itemid=55&lang=ru

milstar: На основе микропроцессора ╚Эльбрус╩ и его общего программного обеспечения разработан 2-х процессорный ВК с производительностью 9,6 Гфлпс. В настоящее время создается система на кристалле ╚Эльбрус-S╩ с проектными нормами 90 нм и с производительностью: а) при решении задач сигнальной обработки: на 8 разрядных операциях – 37 млрд. оп/с; на 16 разрядных операциях – 20 млрд. оп/с, б) при обработке полноформатной информации: на 64 разрядных операциях (смешанные вычисления) – 10 млрд. оп/с; на 32 разрядных операциях (смешанные вычисления) – 15 млрд. оп/с. http://frtk.ru/kafedra_old/Elbrus.html tam ze foto Wpolne prilichno dlja 99 % inzenernix primenenij Programiruemij kalkulator za 100 $ moschnee chem kompjuter programmi Appolon -Luna Wopros -kakow % po,zowatelej PC sposobni grammotno raschitat' traektoriju do Luni i obratno ? Te.. 99.99 % polzowatelej PC ne ymejut im grammotno polzowat'sja

milstar: Awtor ranee besedowal s ak.Fortowim po powodu vektornix processorow ,on soobschil chto Rossija predpochitaet Massiwnij paralelizm Nize formula by the Wassenaar Arrangement i raschet realnogo kachestwa dlja ogr. exporta Vektornie processori (oni toze ispolzujut parallrlizm) Cray i NEC W= 0.9 Wse ostal'nnie ,w tom chsile Cray na Apsheron ... W= 0.3 MAP processors are FPGA based with each MAP containing two Xilinx XC2VP100 FPGAs ... toze W= 0.3 Arxitektura vektornix processorow s vektornimi registrami w 3 raza lutsce po kachestwu ############################################################### Sootw ., dlja kriticheskix primenenij s optimirowannim pod programmu hardware i progr .obespechenie razriw w realnom kachestwe budet esche wische http://www.bis.doc.gov/hpcs/app-wtpractitionersguidefeb22with-cover.pdf Vektornie Cray X1TE = 16.6 WT = 16.6 wasserman adjusted teraflop toj ze firmi MPP na Apscheronax CRay XT3 - 6.38 wt Vektornij NEC SX-8 -7.37 wt Cray X1E The Cray X1E is the latest in a long line of Cray vector supercomputers. From an entry-level 16-processor configuration the architecture scales all the way to 8192 processors. Each MSP processor has 8 vector floating-point pipelines and delivers 18 GFLOPS (listed on the manufacturer’s data sheet) at a clock frequency of 1.13 GHz. A vector pipe executes one multiply and one add per cycle. Thus, the X1E achieves a rate of 16 operations per cycle per MSP processor. The processors do meet the definition of a "vector processors" as defined in Note 7 as they have the necessary vector instruction set, 8 pipes, and 128 vector registers of 64 words apiece. The X1E is a homogeneous system: all the processors in the system are of the same type and performance (thus, they all have the same architecture adjustment factor, W = 0.9). By application of Note 6, the performance of all the processors is aggregated on the basis of a specially-designed network (a set of parallel 2D Torus interconnects). Examples are given for a 16-processor, single node and a 1024 processor, 64-node systems, counting only the contribution of the vector units. NeC imeet mensche pipe na yrowne processora ,nowische chastotu The NEC SX-8 is a classical vector supercomputer consisting of anywhere from one to 4096 custom- designed vector processors. Each processor has 4 vector floating-point pipelines. A vector pipe, operating at 2 GHz, executes one multiply and one add per cycle. Thus, the SX-8 achieves a rate of 8 operations per cycle per processor. The processors do meet the definition of a "vector processors" as defined in Note 7 as they have the necessary vector instruction set, 4 pipes, and 64 vector registers of 256 words apiece. Each processor also has a scalar capability of 2 floating-point instructions per cycle. Since it is thought to be nearly impossible to simultaneously exploit all the scalar and vector pipes, for the purposes of calculating APP this peak scalar performance is not added to the peak vector performance. The APP is therefore that of the vector capability of the system. Figure 7 shows the organization of the system: a node comprised of 8 single-chip vector processors (CPUs) and associated memories are packaged on a board; multiple boards (nodes) communicate with each other through a crossbar switch. A maximum of 512 nodes are possible in a single system.

milstar: Cray X1E -odin processor perfomance 16.3 gigaflop pri takte 1.13 ghz Basic data: Processor frequency (clock speed) F = 1.13 GHz Processor cycle time (1/F) t = 885 ps. Floating-point operations FPO = 16 Architecture adjustment factor W = 0.9 Floating-point rate (for a single processor) R = 16/885 = 0.018 TF Alternatively (FGHz * FPO * 10-3) R = 1.13 * 16 * 10-3 = 0.018 TF APP (for a single processor) = 0.9 * 0.018 = 0.0163 WT NEX SX-8 -odin processor perfomance -14.4 gflop Basic data: Processor frequency (clock speed) F = 2.0 GHz Processor cycle time (1/F) t = 500 ps. Floating-point operations FPO = 8 Architecture adjustment factor W = 0.9 Calculations: Floating-point rate (for a single processor) R = 8/500 = 0.016 TF Alternatively (FGHz * FPO * 10-3) R = 2.0 * 8 * 10-3 = 0.016 TF APP (for a single processor) = 0.9 * 0.016 = 0.0144 WT raznie programmi oni budut schitat' s raznoj skorost'ju /ot velichini matrizi &/

milstar: Tokyo, October 25, 2007 - NEC Corporation today announced the worldwide launch and availability of the SX series model "SX-9," the world's fastest vector supercomputer with a peak processing performance of 839 TFLOPS*1. The SX-9 features the world's first CPU capable of a peak vector performance of 102.4 GFLOPS* per single (!)core. http://www.nec.co.jp/press/en/0710/2501.html The SX-9 is a supercomputer built by NEC Corporation. The SX-9 Series implements an SMP system in a compact node module and uses an enhanced version of the single chip vector processor that was introduced with the SX-6. The NEC SX-9 processors run at 3.2 GHz, with eight-way replicated vector pipes, each having two multiply units and two addition units; this results in a peak vector performance slightly greater than 100 gigaFLOPS. For non-vectorized code, there is a scalar processor that runs at half the speed of the vector unit, i.e. 1.6 GHz. http://en.wikipedia.org/wiki/NEC_SX-9

milstar: Po imejuschejsja W Rosii texnologii 0.15 microna na odnom chipe mozno wipolnit' 8 gigaflop 1 processor ############################################################## s koef .0.9 dlja wsex ostal'nnix arxitektur resultat * na 0.3,w realnosti dlja Fast Fourie Tr. budet esche xuze ################################################################### The SX-6 is a supercomputer built by NEC Corporation that debuted in 2001; the SX-6 was sold under license by Cray Inc. in the U.S. Each SX-6 single-node system contains up to eight vector processors, which share up to 64 GB of computer memory. The SX-6 processor is a single chip implementation containing a vector processor unit and a scalar processor fabricated in a 0.15 μm CMOS process with copper interconnects, whereas the SX-5 was a multi-chip implementation. The vector processor is made up of eight vector pipeline units each with seventy-two 256-word vector registers. The vector unit performs add/shift, multiply, divide and logical operations. The scalar unit is 64 bits wide and contains a 64 KB cache. The scalar unit can decode, issue and complete four instructions per clock cycle. Branch prediction and speculative execution is supported. A multi-node system is configured by interconnecting up to 128 single-node systems via a high-speed, low-latency IXS (Internode Crossbar Switch). The peak performance of the SX-6 series vector processors is 8 GFLOPS http://en.wikipedia.org/wiki/NEC_SX-6

milstar: japonskaja texn. konza 2007 ,odin chip -odin processor -100 gigaflop ,0.065 microna #http://www.nec.co.jp/press/en/0710/2501.html This has resulted in the development of the world's fastest single-chip vector processor with a computing performance of 102.4 GFLOPS per single core, and a wide memory bandwidth of 256GB/s. With a single node incorporating up to 16 CPUs, computing performance in excess of 1.6TFLOPS is achieved. The product also realizes a large-scale shared memory consisting of a memory capacity of 1TB. # Reduced TCO via high-density packaging and energy-saving technology The vector processor has been integrated into a single chip by applying leading-edge CMOS technology with 65-nanometer Cu (copper interconnects) and the most advanced LSI design technology. The use of high-density packaging technology in which processor(s) and memory are implemented on a single module, and an effective design that provides optimum cooling functions, has resulted in a reduction in both space and power consumption of the SX-9. The new product is approximately one quarter the size of conventional models and uses about quarter the power.

milstar: http://www.module.ru/ruserv/asic.shtml Проектирование полузаказных БИС НТЦ Модуль - российская инновационная дизайнерская компания, разрабатывающая высокопроизводительные процессорные ядра с архитектурой DSP/RISC, аналогово-цифровые СБИС и встраиваемые системы реального времени на базе полупроводниковых технологий ведущих мировых компаний, включая Fujitsu Microelectronics Europe GmbH (FME). Работая в тесной кооперации с инженерами FME, НТЦ Модуль использует свою собственную методику "битовых срезов" для проектирования полузаказных СБИС. Современные методы управления сложными проектами и высокие технологии FME позволили разработать такие высокопроизводительные СБИС как Систему-на-кристалле Digital Signal Memory (1879ВМ3) и NeuroMatrix® NM6404 DSP (1879ВМ2). Топология кристалла разрабатывается в НТЦ Модуль совместно с инженерами FME, которые передают финальный нетлист и временную модель для окончательной верификации. Только после этой верификации в НТЦ Модуль, подписывается разрешение на запуск производства образцов СБИС на фабрике FME. НТЦ Модуль дополнительно предлагает послепроизводственное сопровождение с целью интеграции СБИС на системном уровне заказчика. НТЦ Модуль обладает опытом проектирования специализированных цифровых и аналогово-цифровых микросхем со степенью интеграции более 15 000 000 транзисторов Нисходящее проектирование НТЦ "Модуль" учрежден в 1990 году известными предприятиями военно-промышленного комплекса - НПО "Вымпел" и НИИ Радиоприборостроения. За свою историю НТЦ "Модуль" прошел путь от прикладных исследований в области распознавания образов до разработки уникальных аппаратных средств цифровой обработки сигналов и изображений и построении на их основе функционально законченных вычислительных комплексов. В настоящее время НТЦ "Модуль" - лидирующая российская hi-tech-компания, работающая в области электроники. Деятельность НТЦ "Модуль" опровергает мнение о России как о сырьевом придатке развитого мира, стране, полностью утратившей научно-технический потенциал. НТЦ "Модуль" обладает высококвалифицированными кадрами, современными средствами вычислительной техники и технологиями, необходимыми для проведения наукоемких исследований, разработки и мелкосерийного выпуска различного электронного оборудования. Основные направления деятельности: разработка и изготовление встраиваемых и бортовых ЭВМ для ответственных применений; разработка и изготовление аппаратно-программных комплексов распознавания изображений; проектирование полузаказных цифровых и аналого-цифровых интегральных схем; разработка и изготовление высокопроизводительных средств обработки сигналов и изображений. При необходимости контроль работ НТЦ "Модуль" может осуществляться Представительством Заказчика Министерства обороны РФ. Основные достижения: В кооперации с РКК "Энергия", НИИ "Аргон" и ТОО "Рубикон-Инновация" разработан и изготовлен ряд бортовых ЭВМ для космических аппаратов связи "Ямал-200", а также функционально-погрузочного блока "Заря" и служебного блока "Звезда", входящих в состав Международной космической станции; Разработана и запатентована оригинальная микропроцессорная RISC/DSP-архитектура NeuroMatrix®, изготовлен первый процессор этой серии - Л1879ВМ1, по некоторым характеристикам не имеющий мировых аналогов; На базе процессора Л1879ВМ1 разработан и изготовлен аппаратно-программный комплекс контроля дорожного движения "Трафик_Монитор". В алгоритмах комплекса использованы результаты собственных теоретических исследований в области обработки искусственных нейронных сетей; Результаты теоретических исследований в области нейронных сетей легли в основу разработанных в НТЦ "Модуль" нейросетевых методов и были использованы в ряде практически важных прикладных задач из разных предметных областей. НТЦ "Модуль" обладает следующими разрешительными документами: лицензия Российского агентства по системам управления на разработку специальных вычислительных устройств бортовых и наземных, бортовых систем орбитальных средств, систем обработки данных, программного обеспечения различного назначения, а также интегральных микросхем; лицензия Российского агентства по системам управления на производство специальных вычислительных устройств бортовых и наземных, бортовых систем орбитальных средств, систем обработки данных и программного обеспечения различного назначения; лицензия Федеральной службы безопасности России на осуществление работ с использованием сведений, составляющих государственную тайну; лицензия Государственной технической комиссии при Президенте РФ на осуществление мероприятий в области защиты государственной тайны; лицензия Российского авиационно-космического агентства на космическую деятельность (создание и производство ракетно-космической техники в части проведения научно-исследовательских и опытно-конструкторских работ по разработке и изготовлению электронно-вычислительных средств, включая ЭВМ, программно-алгоритмическое обеспечение, вычислительные и информационные сети). НТЦ "Модуль" имеет государственную аккредитацию научной организации (свидетельство Министерства промышленности, науки и технологий), а также лицензию Министерства образования по специальностям 05.13.01, 05.13.15 (системы обработки информации и управления, вычислительные системы их математическое обеспечение и организация вычислительных процессоров). http://www.module.ru/ruabout.shtml

milstar: http://www.cray.com/Assets/PDF/about/cray_factsheet.pdf Adaptive Supercomputing” is Cray’s long-term vision which is setting a new standard in hybrid high performance computing. Adaptive Supercomputing combines multiple processing technologies into a single system, concealing this complexity through dramatically innovative software technologies, in order to solve scientific and engineering problems more quickly and efficiently. The ultimate goal of Adaptive Supercomputing is to adapt the hybrid system to each application, rather than requiring the user to adapt the application. “Cascade” is a Cray research and development program aimed at providing a system capable of sustained petaflops performance on real-world applications by 2010. The new hybrid architecture will combine multiple processor technologies, a new high performance network, and an innovative adaptive software layer into a single integrated system. Designed to efficiently scale to large numbers of processors, the system will maximize productivity and performance by automatically matching the most effective processor technology to each application. In November 2006, Cray was awarded $250M by the DARPA High Productivity Computing Systems ############################################################################################################ program in support of this effort. #######################

milstar: http://www.youtube.com/watch?v=qIIuciGnpYg

milstar: 5. ОЦЕНКА ОБЩЕЙ ПРОИЗВОДИТЕЛЬНОСТИ Ввиду сложного характера взаимодействия между факторами, снижающими производительность, и зависимостью степени влияния этих факторов от конкретных программ оценка призводительности в целом должна осуществляться на специально подобранных прикладных задачах. ************************************************************************************************** floating point multiplication i fast Fourie transformation -waznejschie zadachi EVM RLS Приближенная оценка может быть получена с помощью контрольных задач, состоящих из набора типовых тестовых программ. Проблема, связанная с такой приближенной оценкой, заключается в трудности определения термина <типовой>. Искусственные контрольные задачи, содержащие в нужном соотношении скалярные операции и векторные команды различных типов, могут дать лишь самые ************************************************************************************************************************************************* грубые оценки. ***************** Недостаток данного метода состоит в том, что он не учитывает взаимосвязи между командами, роль которых в формировании реального показателя производительности может быть значительной. Одними из наиболее широко используемых для оценки векторных машин контрольных задач являются так называемые Ливерморские циклы, разработанные в Национальной лаборатории им. Лоуренса в г. Ливерморе (США). ************************************************************************* Интересно отметить, что для всех типов машин оценки, полученные на разных циклах, сильно отличаются друг от друга. Например, согласно этим оценкам производительность Сrау-1 колеблется от 3 до 90 млн. операций с плавающей запятой в секунду. ************************************************************************************** Dlja ne vektornix processorow esche xuze ... Кроме того, хотя наилучшие и наихудшие с точки зрения производительности циклы практически одни и те же для всех машин, характер зависимости производительности от типа цикла на разных машинах существенно отличается один от другого. Это подтверждает тезис о специфическом влиянии на производительность тех или иных особенностей организации систем. На производительность оказывает влияние также качество используемого компилятора. ************************************************************************************************************ http://www.hardline.ru/3/37/1479/

milstar: Дальнейшим развитием “Эльбруса-2” должно было стать введение векторных процессоров. ################################################################ Разработанный нами векторный процессор имел быстродействие порядка 200–300 млн. оп./с. Три–четыре таких процессора в составе МВК обеспечивали оптимальное сочетание скалярных и векторных операций. На тот момент это была бы одна из наиболее высокопроизводительных машин в мире – ~1 млрд. оп./с. http://www.electronics.ru/issue/2000/4/1 Ответственно утверждаю, что нет принципиальной разницы – на одной или пяти микросхемах будет реализован процессор для таких комплексов, как С-300 или С-400. Рассказывает академик РАН В.С. Бурцев kak ykaziwalos' vektornij processor NEX SX -9 0.065 micron ( w Rosii est' sejtschas otechetwennaja .1 publicno ,mozet est' i 0.065 dlja melkix serij) s 102 * 0.9 wasserman adjusted gigaflop na odnom chipe .Yrowen' oktjabrja 2007 ######################################## T Wse 6-8 multicore Optheron nuzno ymnozat' na 0.3 Iz zadach rls FFT naibolee raspr. i sloznaja (LLNL rutina FFTE) Realno yrowen' budet zawisit' ot velichini matriz , sotn .vektornix i skaljarnix operazij i.t.d Eto wse Gostajana, kotoruju awtor znat' ne mozet . ################# No esli takoj informirowannij i awtoritetnij chelowek kak Burzew goworit o Vektornix processorax ,to poetomu puti nado idti skolko dolzno bit pipline na yrowen odnogo processora kak y vektornogo Cray ili kak y vektornoj SX-8 ili SX-9 ,znajut te kto znaet programmnij kod s-400 i novix sistem . Publichnaja informazija po texn. w Rossii daet wse osnowanija predpolagat' chto pri zelanii eto mozno realizowat' ##########################################################################

milstar: Bolee tochnie rascheti X-band radara dlja tex kto sluzil w pvo w rabote w IEEE http://en.wikipedia.org/wiki/Talk:Pulse-Doppler_radar ----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- Quote from Marzetta, Martinsen & Plum "Fast pulse Doppler radar processing accounting for range bin migration", IEEE National Radar Conference 1993: "It has been pointed out [7] that this true Doppler effect plays no role in the function of either a pulse Doppler radar or a SAR; if the target came to a halt during the reflection of the pulse, the discontinuous motion of the target would still give rise to a phase shift from pulse to pulse, and either type of radar would still function perfectly" (ieee doi, --------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- ########################################################################################################## FRom IEEE There are two well-known constraints on the applicability of conventional Doppler processing. The first constraint, related to target acceleration, is that the maximum possible change in Doppler freqiiency over the integration period must be smaller than the frequency resolution. If a is the target acceleration, T is the integration period, and li is the wavelength then the maximum change in Doppler frequency over the integration period is equal to 2aT/L. This must be smaller than the frequency resolution, that the return must remain in a single range cell during the integration period, or equivalently that the product of the integration period and the maximum range-rate must be smaller than the range resolution. For example an X-band radar (1= .03 m), viewing a Moving Target wt Ranee Bin mi era ti^ ih target having an acceleration of 10 g's (98. m/s2) is limited to an integration period of .012 seconds. With this same integration period a 300 m/s target would move 3.7 meters during the integration period, so range bin migration would occur if the range resolution were less than 3.7 meters, or equivalently if the bandwidth were greater than 40 Mhz. The new algorithm deals with the second of the above consmaints by performing coherent integrationDoppler filtering while explicitly accounting for the movement of the target through multiple range bins during the integration period. The key connibutim of this paper is to show that this processing can be performeu eiiiciently in the 2-D frequency domain. The problem of range bin migration has previously been addmsed in the context of SAR and rotational Doppler imaging [2 SDNVENTIONALDOPPLER PROCESSING Conventional Doppler processing is based on the simplified signal model of (3). In what follows it is convenient to treat t and T as continuous variables, although the actual algorithm involves discrete summations. The reference time, to, is set to zero without loss of generality. The processing consists of matched-filtering, followed by Fourier transformation overt (using the F R ) f ######################################## for every value of T, with an optional weighting, w(t), (for instance a Hamming window) for sidelobe suppression: ComDutational BeglLirementS If M is the number of pulses to integrate (the number of values of t) and N is the number of range-bins (the number of values of I) then the 2-D FFT requires about MN.log2(MN)computations, ' and each inverse 1-D requires about NlogZNcomputations. If , the operation is performed for a total of M different values of range- rate, then the total number of operations required for the fast algorithm is proportional to MN[log2M + 210g2N]. In contrast the required number of operations for the direct correlation, (8). is proportional to M2N. Conventional Doppler processing using FFTs requires (exclusive of matched-filtering) about MNlog2M computations; if matched-filtering is performed in the frequency domain, then an additional 2NMlog2N computations are required. Thus in some situations the new 2-D processing will be no more computationallyintensive than conventional Doppler processing. ,

milstar: СуперЭВМ в России. История и перспективы. Рассказывает академик РАН В. С. Бурцев Высокопроизводительные вычислительные системы, суперЭВМ не зря называют форпостом компьютерной техники. Но они не только предвосхищают и определяют направления развития этой отрасли: суперкомпьютеры — один из краеугольных камней в экономической независимости и национальной безопасности государства. Однако в нашей стране прочность этой цитадели вызывает опасение. Мы встретились с одним из ведущих специалистов в области суперЭВМ, учеником и соратником С. А. Лебедева, создателем вычислительных комплексов для системы ПРО, ЗРК С-300 и многопроцессорного комплекса «Эльбрус» академиком Всеволодом Сергеевичем Бурцевым. ############################################################### Полувековой опыт успешной работы, а также построенные им системы, до сих пор стоящие на боевом дежурстве, ############################################################################### позволяют считать В.С.Бурцева одним из ведущих экспертов в области вычислительной техники. К его мнению нельзя не прислушиваться, особенно сегодня… Напоминаем, что мнение редакции может не совпадать с мнением наших авторов. И безусловно, в последующих номерах мы предоставим место для оппонентов Всеволода Сергеевича, а также всем желающим присоединиться к дискуссии о судьбе отечественной вычислительной техники. Всеволод Сергеевич, каковы, на ваш взгляд, основные вехи развития отечественной высокопроизводительной вычислительной техники? Первопроходцем вычислительной техники в Советском Союзе безусловно был Сергей Алексеевич Лебедев. Начинал он на Украине, где под его руководством в Институте электротехники АН Украины создали Малую электронную счетную машину (МЭСМ). В 1950 году мы пришли к нему на дипломную работу в Институт точной механики и вычислительной техники (ИТМиВТ) АН СССР. Трудились над Быстродействующей электронной счетной машиной (БЭСМ). Это была разработка, конкурирующая с ЭВМ «Стрела» (СКБ-245, главный конструктор — Ю. Я. Базилевский), которой тогда отдавали предпочтение. Рождение БЭСМ было не простым, но в конце концов мы сдали машину достаточно представительной комиссии, в которую входили академики М. В. Келдыш, М. А. Лаврентьев, С. Л. Соболев, В. А. Трапезников. Изначально в БЭСМ использовали ОЗУ на ртутных линиях задержки, в то время как более совершенное и дефицитное ОЗУ на электронно-лучевых трубках отдали «Стреле». Позднее БЭСМ перевели на электронно-лучевые трубки и между машинами были устроены бега, которые мы выиграли. БЭСМ не была серийной машиной, но для того времени она обладала достаточно высокой производительностью — 12-15 тыс. оп./сек, тогда как «Стрела» — 2-3 тыс. оп./с. Потом на базе БЭСМ в лаборатории С. А. Лебедева, где работали такие специалисты, как В. А. Мельников и А.А. Соколов, была разработана ЭВМ М-20. Она получила широкое распространение, позднее ее перевели на феррит-транзисторные ячейки, затем — на полупроводники (серийная ЭВМ БЭСМ-4). Но вернемся назад. Мы работали на эксплуатации БЭСМ и скучали. Тогда Лебедев понял, что нам надо дать новую работу — он направил меня к Генеральному конструктору НИИ-17 В.И. Тихомирову , работавшему над радиолокационным оборудованием самолетов. ####################################################### Там нам поставили задачу съема данных с радиолокатора. В 1953-55 годах я занимался этой проблемой, успешно ее разрешив. За эту работу в 1962 году мне сразу присвоили докторскую ученую степень. В то же время Генеральный конструктор ПРО Г. В. Кисунько получил задание построить комплекс для поражения ############################################################################### баллистических ракет, ################# и председатель научно-технического совета Совмина академик Щукин, зная о наших работах, направил его в ИТМиВТ. В то время поразить боеголовку баллистической ракеты размером около 0,5 м3, кроме как применяя методы дискретной обработки, было невозможно. Поэтому весь отдел Г. В. Кисунько из КБ-1 был прикомандирован к возглавляемой мною в ################################################################################## ИТМиВТ лаборатории, где изучал дискретную вычислительную технику. Это были талантливейшие ребята. Они сумели на базе дискретной ЭВМ построить радиолокационные станции точного наведения. ####################################################### Для комплекса наведения противоракеты на баллистическую ракету требовалась высокопроизводительная ЭВМ. Была создана ламповая машина М-40 (производительность — до 40 тыс. оп./с) и ее модернизация М-50, поддерживающая арифметику с плавающей запятой. В 1961 году благодаря им впервые удалось сбить баллистическую ракету, ########################################################################## что было колоссальным научным и технологическим достижением. На эти работы выделялись большие деньги, они послужили огромным толчком в развитии вычислительной техники. Работая по военной тематике, мы могли сами заказывать ########################################################################### необходимую элементную базу — сначала лампы, затем полупроводники, оплачивая нужные нам разработки. С.А. Лебедев умело использовал финансовые и организационные возможности, открываемые военными заказами, для создания более дешевых высокопроизводительных ЭВМ гражданского назначения. При этом он больше уделял внимания мирному применению, я — военному. Так и шли — step by step, Сергей Алексеевич был руководителем всех проводимых ################################################################################# ИТМиВТ разработок, я — основным исполнителем по военным применениям. Важным этапом развития отечественной вычислительной техники стало создание системы противоракетной обороны (ПРО) ################################################################################## Москвы. Для нее в Институте разработали ЭВМ 5Э92б с производительностью 500 тыс. оп./с на полупроводниковой ############################################################################### элементной базе. Это была машина с фиксированной запятой, поскольку к ней предъявлялись повышенные требования надежности и простоты эксплуатации. При построении системы ПРО удалось решить ряд интересных проблем, как, например, работа многомашинных систем в одном комплексе, разнесенном на большое расстояние. ЭВМ 5Э92б серийно производилась с 1966 года, а в следующем году начался выпуск ее модернизации — ЭВМ 5Э51, которая уже поддерживала операции с плавающей запятой и мультипрограммный режим. Этими ЭВМ кроме системы ПРО Москвы был оснащен Центр контроля космического пространства, многие информационные и научные центры военного профиля. В то же время С. А. Лебедев создал БЭСМ-6. На одинаковой с 5Э92б элементной базе она имела производительность около 1 млн. оп./с, поддерживая арифметику с плавающей запятой. К 1967 году стало очевидным, что необходимо переходить на интегральные схемы. Но для этого следовало переоснастить как наш Институт, так и работающие с ним заводы. Прежде всего требовалось разработать систему автоматизированного проектирования (САПР) и наладить производство многослойных печатных плат, необходимых разъемов и т.д. Такую модернизацию мы провели, взяв в 1968 году заказ на разработку вычислительных средств для противосамолетного ЗРК С-300. Были выделены хорошие деньги, на которые мы неплохо вооружились технологически, создали САПР и только тогда смогли продвигаться дальше. В рамках этой работы ИТМиВТ впервые заказал серию ТТЛ ИС Министерству электронной промышленности (МЭП). Кроме того, мы сделали первый шаг к созданию многопроцессорных комплексов, испытав метод резервирования не на многомашинном, а на многопроцессорном модульном уровне. Раньше каждая машина охватывалась своим аппаратным контролем, который отслеживал любой сбой в процессе наведения — а это случалось достаточно часто, поскольку элементно-конструкторская база была очень ненадежной. В результате контроля неверная информация на борт ракеты не поступала, и немедленно подключалась резервная машина. Так было спасено немало пусков ракет. Для комплекса С-300 мы создали трехпроцессорную ЭВМ 5Э26. В ней аппаратным контролем охвачен каждый процессор, каждый модуль памяти. Все процессоры работают на единую память и при сбое отключается один процессор, а не машина. Занимая объем около 2 м3, 5Э26 обладала производительностью на уровне БЭСМ-6 - около 1 млн. оп./с с фиксированной запятой. Этот комплекс мы сдали государственной комиссии в 1972-1974 годах. Следующий этап - создание второго поколения противоракетного комплекса. Возглавлявший эту работу Г. В. Кисунько поставил задачу разработать вычислительную систему с производительностью 100 млн. оп./с. ####################################### В 1969 году это было практически невозможно — мы работали на уровне ~1 млн. оп./с на один процессор, за рубежом не превзошли уровень 3-5 млн. оп./с. Тогда возникла идея многопроцессорного вычислительного комплекса (МВК) «Эльбрус». Роль главного конструктора данной темы С. А. Лебедев предложил мне и настоял на своем, сколько я его ни упрашивал самому возглавить разработку, хотя впоследствии он с большим интересом относился к этой работе. Основная идея нового комплекса — использовать многопроцессорную архитектуру не только для повышения надежности, как это было до сих пор, но и в целях увеличения производительности. Машину заложили в 1970 году. При этом мы изучали лучшие достижения того времени, такие как проект Манчестерского университета MU-5, американские разработки — ОС Multics (General Electric), ЭВМ фирмы Burroughs, ЭВМ серии IBM. Но в целом «Эльбрус» не похож ни на какую из них — это полностью отечественная разработка. ######################################################################################################################### Мы создали многопроцессорную структуру, где при увеличении числа процессоров производительность практически не падает. ###################################################################################### Нам говорили, что это бесполезное дело — по данным исследований IBM, уже четвертый процессор не давал прибавки производительности. Однако в «Эльбрусе» заложены такие схемотехнические, архитектурные и конструкторские решения, благодаря которым производительность МВК практически линейно возрастает при увеличении числа процессоров до 10. Основной принцип, который исповедовал С. А. Лебедев и передавал своим ученикам, — вести работу шаг за шагом. Следуя этому принципу, МВК «Эльбрус-1» мы полностью делали на элементно-конструкторской базе ЭВМ 5Э26, используя ТТЛ-логику с временами задержки порядка 10-20 нс на вентиль. В то же время по нашему заказу в Зеленограде в НИИ молекулярной электроники (НИИМЭ) под руководством академика К. А. Валиева осваивали производство быстродействующих ЭСЛ ИС серии ИС-100 (аналог серии Motorola 10000) с задержкой 2-3 нс. Пока шла разработка ИС, мы полностью отработали идеологию, математическое обеспечение, язык и т.д. на проверенной элементной базе. «Эльбрус-1» с производительностью ~15 млн. оп./с был сдан государственной комиссии в 1980 году. ########################################################### Он имел самостоятельное значение, работая во многих системах военного назначения — в системе ПРО, Центре контроля космического пространства и многих других. ################################################################################################################ МВК «Эльбрус-2» строился уже на новой элементной базе. Это вызвало массу проблем. ИС оказались чрезвычайно ненадежными: поскольку их копировали, многое не докопировали, были системные ошибки. Мы целый год стояли, не зная что делать, особенно с памятью. МЭП разместило производство ИС на разных заводах, и мне пришлось организовывать входной контроль, потому что, например, зеленоградские схемы (завод «Микрон») работали прекрасно, а у ИС, произведенных в Каунасе, происходила разгерметизация корпуса. Мы немало помучились, но довели работу до конца и в 1985 году сдали «Эльбрус-2» госкомиссии. Его производительность составляла 125 млн. оп./с на восьми процессорах — два ########################################################################################################################## считались резервными. МВК строился по модульному принципу, с учетом особенностей обеспечения надежности, главным образом — достоверности выдаваемой информации. Достоверность имеет огромное значение: ведь неправильное управление ракетой может привести к человеческим жертвам. Мы на практике испытали множество подобных ситуаций, поэтому на всех создаваемых вычислительных комплексах особое внимание уделяли правильности выдаваемой информации. Дальнейшим развитием «Эльбруса-2» должно было стать введение векторных процессоров. ( Vektornij processor s pozicii USA Gov w 3 raza bistree ,realnow 10 raz pri specificheskix PRO algoritmax kak FFT,pri odinakowoj zajwlennoj moschnosti w Linpack) ############################################################### Разработанный нами векторный процессор имел быстродействие порядка 200-300 млн. оп./с. Три-четыре таких процессора в составе МВК обеспечивали оптимальное сочетание скалярных и векторных операций. На тот момент это была бы одна из наиболее высокопроизводительных машин в мире — ~1 млрд. оп/с. ################################################################################################# Если были столь удачные разработки, несмотря на отсталую элементную базу, почему же сегодня нет отечественных высокопроизводительных ЭВМ? Было бы удивительно, если бы они были. Основные разработки в области суперЭВМ — векторный процессор МВК «Эльбрус», ЭВМ «Электроника ССБИС», модульный конвейерный процессор (МКП), проект ОСВМ РАН — были закрыты деятелями вышестоящих организаций. К сожалению, с подачи и членов РАН в том числе.(Ak.Fortow otwetil awotru postinga w Wene - mi poschli drugim putem ... massiwnim parralelizmom posredstwennix microprocessorow ) ################################################################################################ В 1985 году я перешел из ИТМиВТ в лабораторию академика Г. И. Марчука. К тому моменту конструкторская документация векторного процессора уже была принята заводом-изготовителем. Но эти работы прекратили по совету Б. А. Бабаяна и ставшего директором ИТМ и ВТ Г.Г. Рябова, поставивших вопрос — зачем делать процессор на старой элементной базе, не лучше ли сразу на новой — МВК «Эльбрус-3»? При этом забыли принцип С. А. Лебедева - «шаг за шагом». ############################################################################### Перед моим уходом из ИТМиВТ была поставлена очень интересная разработка — модульный конвейерный процессор (МКП). Его главным конструктором был А. А. Соколов — чрезвычайно таланливый человек. Он очень многое сделал и для создания БЭСМ-6, большой вклад внес в М-20, был главным конструктором АС-6. Идея МКП — возможность подключения процессоров с различной специализацией (радиолокационная обработка, структурная обработка, быстрые преобразования Фурье и т.д.). У МКП было несколько счетчиков команд, поэтому он мог работать с несколькими потоками команд. Одновременно на едином поле памяти в процессоре выполнялось до четырех потоков команд. Это была абсолютно новая и очень интересная работа, на новой элементной базе. К сожалению, поторопился директор Института Г. Г. Рябов, представив госкомиссии недоведенную разработку. Государственная комиссия, на которую меня не пригласили, работу приняла, но сделала ужасный вывод - для серийного производства МКП не доведен — и все! А ведь в таких случаях обычно в заключении госкомиссии писали «рекомендовать в серийное производство после выполнения таких-то работ». Но этого сделано не было, и денег на доводку А. А. Соколову не дали. В то время я возглавлял Вычислительный центр коллективного пользования (ВЦКП) АН. Чтобы завершить работы по МКП, пришлось обратиться к экс-президенту АН Г.И. Марчуку и академику В. Е. Фортову — председателю Фонда фундаментальных исследований. Фонд выделил около 100 тыс. руб. по сегодняшним ценам. Работы велись в ВЦКП в новом здании Президиума АН. Все шло нормально, но неожиданно на Президиуме АН в разделе «Разное» был поставлен и решен вопрос о закрытии ВЦКП. Меня на заседание Президиума РАН не пригласили. Ликвидировали ВЦКП потому, что он основывался на «Эльбрусах» — это-де устаревшая техника. По пути планомерной модернизации, как мы предлагали, не пошли. Вместе с ВЦ «закрыли» и МКП — люди, принимавшие это решение, даже не знали, что сделали. Еще одна значимая работа, которую вели в Институте проблем кибернетики (ИПК) под руководством академика В. А. Мельникова, - векторно-конвейерная суперЭВМ «Электроника ССБИС». Конечно, это была громоздкая машина — аналог Cray, но в ней содержалось много интересных решений. Когда В. А. Мельников умер, мне пришлось объединить два института, но сохранить разработку не удалось. Эту работу ликвидировали под предлогом недостатка средств. Было изготовлено четыре машины «Электроника ССБИС», и их пришлось разбирать. Колоссальные деньги оказались затраченными впустую. Единственная польза — при демонтаже мы сдавали золото, и я получил разрешение на выручку покупать приборы. Таким образом, перестал существовать весь передовой фронт работ над суперЭВМ. Но осталась одна разработка суперЭВМ нового поколения — проект оптической сверхвысокопроизводительной вычислительной машины (ОСВМ) РАН. Что это за проект? После ухода из ИТМиВТ я перешел в систему АН, в лабораторию академика Г. И. Марчука (тогда - председателя ГНТК). Он поставил задачу — разработать новую архитектуру вычислительной системы, основанную на новых физических принципах. Вскоре Марчук стал президентом Академии наук и подключил к этой работе многие физические институты Советского Союза — в Киеве, Грузии, Ереване, Белоруссии. Выделили деньги — небольшие, но на зарплату хватало. Анализировались различные физические возможности, альтернативные полупроводникам, и архитектурные решения. Проект новой оптической сверхвысокопроизводительной машины был защищен в 1994 году. Мы определили возможности использования оптики в суперЭВМ — это системы связи и коммутации. На основе оптических принципов разработали чрезвычайно интересную архитектуру — она предусматривает новую организацию вычислительного процесса, исключение человека из распределения вычислительных ресурсов, структурную надежность. После смерти академика В. А. Мельникова к нашей работе присоединилась часть коллектива ИПК. Возник новый Институт высокопроизводительных вычислительных систем (ИВВС) — наша группа, группы Ю. И. Митропольского, Б. М. Шабанова, В. Н. Решетникова. Несмотря на огромные проблемы, удалось построить новое здание ИВВС — помогли мои старые связи и опыт. Что же сдерживает ваши работы? В 1998 году мне исполнился 71 год и я покинул кресло директора ИВВС. ################################################# Но кто-то из «доброжелателей» предложил этот пост Б. А. Бабаяну. Конечно, директором его не выбрали, но он был назначен И.О. директора. Я со своей группой перешел в Институт проблем информатики (ИПИ) РАН к академику И. А. Мизину. Однако при переходе Б. А. Бабаян забрал у нас все оборудование, в том числе высокопроизводительные персональные компьютеры и САПР Mentor Graphics, на которой был наш проект. Таким образом, разработку фактически отбросили назад года на два — мы уже сейчас могли бы выходить на проектирование плат, но куда без инструментария? Работы мы продолжаем — энтузиастов много, есть кое-какие спонсоры, деньги по грантам. Академия наук нам не помогает, хотя было решение ее Президиума о поддержке данной работы. Может быть, в сложной экономической обстановке разработка суперЭВМ — дело не первостепенной важности? СуперЭВМ определяют национальную безопасность и экономическую независимость государства. Без них невозможны передовые исследования во многих областях, например в атомной энергетике, самолетостроении, фармакологии, биологии, генетике и т.д. На всю страну может быть несколько таких машин — в США всего 3-4 суперЭВМ с производительностью в несколько сот TFLOPS (1012 оп./с), но без них государство не может развиваться в научном и технологическом направлении и быть на уровне передовых держав. Поэтому США всегда будут держать эмбарго на поставки современных суперкомпьютеров. Значит, нам нужно изобретать такие ноу-хау, использовать такие структурные схемы, которые позволят на нашей отсталой элементной базе строить то же самое, что и Они — на своей сверхвысокопроизводительной. Это можно делать. Например, С-300 успешно конкурирует с более современным американским ЗРК Patriot, несмотря на то, что управляющая ЭВМ нашего комплекса построена на ИС 70-х годов, а мы уже тогда отставали по элементной базе более чем на десять лет. ############################################################################### То же самое относится и к суперЭВМ. Конечно, нельзя сделать хорошую машину на плохой элементной базе. Но можно чем-то пожертвовать. Наша разработка ОСВМ позволяет на отечественной элементной базе построить машину с производительностью ~1015 FLOPS, на которую замахиваются американцы, однако потреблять энергии она будет в десятки раз больше, чем их — физику не обманешь, разрешающая способность интегральной технологии у нас значительно хуже. Мы нашли такие схемотехнические решения, которые во многом исключают задержки распространения сигналов внутри машины. Это позволяет раздвинуть блоки и обеспечить жидкостное охлаждение, тем самым компенсировав высокую рассеиваемую мощность ИС. Потреблять такая ЭВМ будет десятки мегаватт, что вполне допустимо, поскольку на страну необходимо 2-3 таких машины. Американцы пока не умеют оптимально загружать свои многопроцессорные комплексы, кроме как на специальных задачах. При решении сложных задач возникает проблема быстрого перераспределения вычислительных ресурсов и коммутации информационных потоков. Из-за этого эффективность использования одного процессора снижается до уровня 5-10% и ниже. Все это происходит потому, что по-прежнему применяется фон-Неймановская схема вычислительного процесса. Нам удалось уйти от фон-Неймановской структуры обработки информации — в нашей машине отдельные операции, даже скалярные на определенном интервале времени, могут выполняться независимо одна от другой. Вычислительные ресурсы распределяются аппаратно. В результате этого задержки в передаче информации внутри ЭВМ не столь существенно снижают общую производительность, а эффективность загрузки устройств резко возрастает. Это не голословные утверждения — у нас есть действующие модели, идет работа по макетированию. В нашу архитектуру очень хорошо вписываются оптические системы коммутации благодаря двум своим основным свойствам — широкополосности и отсутствию взаимовлияния каналов передачи информации. Мне кажется, что это — большая находка, мы далеко продвинулись в области архитектур, у нас блестящие результаты. Однако должной поддержки наша работа не находит. Еще раз подчеркну, сегодня в России практически свернуты все перспективные работы по суперЭВМ. Но ведь продолжались работы над линией МВК «Эльбрус», был построен «Эльбрус-3»? Это не так. Разработка линии «Эльбрус» прекратилась с моим уходом из Института. Не последняя роль в этом принадлежит Б. А. Бабаяну. «Эльбрус-3» основывался уже на ################################################################################################################### совершенно иных принципах, чем «Эльбрус-1» и «Эльбрус-2». ########################################## В МВК «Эльбрус» было динамическое распределение вычислительных ресурсов внутри процессора — регистров, памяти, процессов. У нас не было прямой адресации регистров, их назначение происходило автоматически. Б. А. Бабаян же в МВК «Эльбрус-3» применил статический подход, связанный с длинным командным словом - ресурсы распределяет транслятор до начала вычислений. Поэтому нельзя сказать, что «Эльбрус-3» — это продолжение линии «Эльбрус». Но что самое главное — действующей ЭВМ «Эльбрус-3» не существовало! Опытный образец этой машины изготовили в 1988 году, но она даже не была отлажена. В 1994 году машину разобрали и пустили под пресс. Около трех миллиардов рублей ушло в никуда. И причина тому — не в сложности эпохи. На отладку этого комплекса Правительство многократно выделяло те средства, которые Б. А. Бабаян просил. «Эльбрус-3» по многим причинам был мертворожденным ребенком. Для профессионала это было ясно с первого взгляда. А Б.А. Бабаян даже не приложил усилий, чтобы его реанимировать. Я знаю Бориса Арташесовича с тех пор, когда он еще студентом МФТИ пришел ко мне в лабораторию. Его первая работа — отладка М-40 на полигоне, он показал себя как хороший ######################################################################################################################## отладчик. Затем участвовал в разработке 5Э92б. Но тут проявилось его неумение доводить работу до конца. ########################################################################### Ему поручили тесты для 5Э92б — он их не закончил. Когда начались работы с интегральными схемами, я доверил Б. А. Бабаяну разработку САПР. Начал он бурно, но результата мы не дождались. Используемую впоследствии САПР сделал Г. Г. Рябов. В проекте «Эльбрус» Б. А. Бабаян возглавил работы над матобеспечением, в том числе и над операционной системой (ОС). Должен сказать, что ни на одном объекте его ОС не работает, там создавали свои операционные системы. Не довел Б. А. Бабаян и ОС гражданского использования. В пакетном режиме она еще работала, а в режиме разделения времени уже при пяти пользователях начинались сбои. Примеров начатых Б. А. Бабаяном и не доведенных до практического выхода работ можно указать много. К ним относится «Единый ряд МВК Эльбруса» - затрачено много миллиардов народных денег — выхода никакого, проект мертворожденный и не имеющий смысла. Микропроцессор «Эльбрус-90» не доведен — виноват, по мнению Б. А. Бабаяна, Зеленоград. Микропроцессор по заказу фирмы Sun заказчиком не принят, больше заказов по аппаратным средствам эта компания не дает. Перечень можно продолжать. После неудачи с проектом для Sun компания Б. А. Бабаяна в основном занимается поддержкой западных программных продуктов, что, безусловно, важно и нужно. Но ведь был проект процессора «Эльбрус-2000» (Е2К), о которм столько пишут в последнее время? Любому специалисту понятно, что от проекта процессора до его серийной реализации лежит дорога длиной во многие годы и миллиарды долларов. А коллектив Б. А. Бабаяна до сих пор ни одного действующего микропроцессора не создал. SPARC — это не разработка фирмы Б. А. Бабаяна, компания Sun не приняла этот проект. SPARC-совместимого процессора собственной разработки также нет. А как же быть с утверждением на сайте группы компаний «Эльбрус» (www.elbrus.ru/about.html), что «коллектив разработал и участвовал в разработке нескольких поколений наиболее мощных советских компьютеров», среди которых — ЭВМ М-40 и 5Э92б, а также МВК «Эльбрус». Что касается коллектива Б. А. Бабаяна — из примерно 400 сотрудников его фирмы к созданию М-40, 5Э92б и МВК «Эльбрус» действительно имели отношение менее 10 человек. Но какое отношение настоящий коллектив Б. А. Бабаяна может иметь к этим работам, если только в ИТМиВТ в них участвовало более 1000 человек, не считая КБ заводов ЗЭМС, САМ и ряда предприятий Пензы? Работы проводились с 1956 года по 1985, а новый коллектив Б. А. Бабаяна сформировался в 1997 году. Таким образом, Б. А. Бабаян приписывает своей фирме достижения целого коллектива ИТМиВТ. Еще раз отмечу — сам он и руководимая им лаборатория занимались только математическим обеспечением. Вся изложенная на его сайте история коллектива — это история достижений ИТМиВТ. Руководителем упомянутых там работ до 1973 года был С. А. Лебедев, затем до 1985-го — я. Как ни прискорбно, нет работ, выполненных ИТМиВТ, на которые можно было бы сослаться Б. А. Бабаяну за период с 1985 года по настоящее время. Вообще в прессе, видимо с подачи Бабаяна, распространяется так много неправды, что доходит до абсурда. Например, в интервью вашему журналу* сказано, что первое изобретение Б. А. Бабаян сделал еще на студенческой скамье, «предложив идею ускорения арифметических операций за счет хранения промежуточных результатов переноса». Но об этом в своих лекциях студентам МФТИ (Б.А.Бабаяну в том числе) читал С. А. Лебедев. ################################################### Еще в 1951 году данные вопросы рассмотрел в своей монографии Робертсон из Иллинойского университета. В чем Б. А. Бабаян действительно отличается от других членов РАН, так это тем, что он за всю жизнь в российских научных изданиях без соавторов не написал ни одной научной статьи. ########################################################################## Но ведь Борис Арташесович неоднократно отмечал, что его компания занимается важными работами для оборонной промышленности, в частности — разработкой собственного процессора для аппаратной платформы SPARCStation. Если им доверены столь серьезные проекты, значит, компетентность коллектива не вызывает сомнений! Может быть, я открою военную тайну, но из подобных вещей тайну делать нельзя. ########################################################## Сейчас Б. А. Бабаян предлагает в управляющих военных комплексах переходить на процессор «Эльбрус-90 микро». Но по сути, «Эльбрус-90 микро» — это процессор SPARC под другим названием. Везде говорится, что разработал «Эльбрус-90 микро» коллектив Бабаяна. На самом деле они один к одному воспроизвели процессор фирмы Sun и отправили его для производства во Францию. Полученные процессоры содержали ошибки, которые не были исправлены. И теперь Борис Арташесович предлагает для оборонных систем процессор с кристаллом фирмы Sun. Это настолько важно — чей именно процессор? Конечно! В столь сложную схему легко ввести «жучок» — например, счетчик, раз в неделю на какое-то время выводящий процессор из строя. ################################################################################################ Поскольку момент сбоя процессора известен, известно время, когда оборонные системы недееспособны. Последствия очевидны. Однако более страшно, что Б. А. Бабаян предлагает заменить «Эльбрус-2» в системе ПРО. ############################################################## Но что такое замена управляющей машины в ПРО Москвы, оснащенной мощными противоракетами? Даже при полном битовом совмещении процессоров временные диаграммы будут другими. Программы нужно отрабатывать заново. Сейчас все держится на том, что программы проверялись и отстреливались в течение 10 лет. В них верить можно. То, что предлагает Б. А. Бабаян - заменить программы, не производя стрельб, — нонсенс. При сбое в управлении противоракеты последствия могут быть хуже чернобыльских. Кроме того, как я уже подчеркивал, в подобных системах необходима достоверность выдаваемой информации. Б. А. Бабаян ставит один микропроцессор, который не обеспечивает достаточного аппаратного контроля. Конечно, надежность современных схем выше. Но это ничего не меняет. Ведь даже один сбой, который выдаст неправильную управляющую информацию, может привести к катастрофе. Заявления же Б. А. Бабаяна о достоверности выдаваемой информации и отсутствии «жучков» — голословны. ######################################################################################################### Видимо, время сейчас такое, что красивым, но безосновательным посулам верят больше, чем реальности в устах специалистов. Поэтому мне кажется, что и в военной области все очень неблагополучно с вычислительной техникой. С Министерства обороны качают деньги, работы заводят в тупик. Преемственности разработки нет. Я не знаю, зачем МО так делает, почему данная тема доверена Б. А. Бабаяну, ############################################################################ в то время как профессиональные коллективы, имеющие опыт в этой области, ищут работу. Вычислительная техника, тем более в условиях рыночной экономики, должна развиваться на конкурентной основе, а не посредством лоббирования. Сейчас происходит именно лоббирование, конкуренцию забыли. Может быть, не хватает денег на несколько аналогичных проектов? Это не так. Проект и макет стоят мизер по сравнению с затратами на серию. Гораздо дешевле сразу выбрать хороший проект, чем потом переделывать. Так что эти разговоры — для дилетантов. Более того, альтернативные предложения существуют, но их даже не рассматривают. Так есть ли выход из создавшегося положения? Я считаю, что есть. Во-первых, не следует сбрасывать со счетов путь построения многопроцессорных систем на основе зарубежных высокопроизводительных компонентов. Характерный пример таких комплексов — транспьютерные вычислительные системы МВС-100 и МВС-1000 (НИИ «Квант», член-корр. РАН В. К. Левин). Они основаны на процессорах Alpha 21164 (DEC- Compaq). В перспективе планируют использовать коммутационную сеть Myrinet (Myricom, США) с пропускной способностью 2×160 Мбит/с в дуплексном режиме. Однако приобретение такого оборудования затруднено действующим эмбарго, и возможность применения подобных комплексов в оборонных системах сомнительна. Поэтому этот путь бесперспективен, хотя и допустим в ситуации, когда ничего иного уже не остается. Но гораздо целесообразнее строить вычислительные системы на основе собственных архитектурных и конструкторских решений, на отечественной элементной базе. Объективных ############################################################################################################## преград тут нет. Но ведь для этого нужны деньги, и немалые. А все говорят, что государство выделяет недостаточно средств на вычислительную технику. Это заблуждение. Денег выделяют достаточно. Другой вопрос — как их тратить. ###################################################### Сейчас огромные средства расходуют не оптимально, вкладывают в заведомо нереализуемые проекты. В значительной мере это происходит из-за того, что утеряна преемственность разработок, не используется огромный опыт еще отчасти сохранившихся коллективов и специалистов. А этот опыт стоит очень дорого. ############################## Кроме того, военные заказы следует выполнять на отечественной элементной базе. К сожалению, на рынке она не выдерживает никакой конкуренции. Но чтобы развивать технологию элементной базы, необходимо продукцию продавать — иначе откуда возьмутся деньги? А продавать ее можно только в составе конкурентоспособных систем. Ответственно утверждаю, что нет принципиальной разницы — на одной или пяти микросхемах будет реализован процессор для таких комплексов, как С-300 или С-400. ######################################################################################################## В любой системе процессор — это около 10% оборудования. От того, что в зарубежных системах одна плата памяти, а у нас — две, ничего не изменится. Лучше реализовать процессор на трех-пяти ###################################################################################### ИС вместо одной, но зато на своих, и так, как этого требует система. Для большинства систем управления такое увеличение объема оборудования вычислительных средств, а также его веса и потребляемой энергии практически не скажется на характеристиках. Я уже говорил, что мы в состоянии создавать суперкомпьютеры, ############################################# не уступающие по производительности американским, даже если прекратятся зарубежные поставки процессоров.Еще раз повторю: для развития отечественной вычислительной техники и ее форпоста — высокопроизводительных систем - необходимо соблюдение трех условий: применение отечественной элементной базы, ################################ проведение разработок на конкурентной основе, преемственность поколений. Всеволод Сергеевич, спасибо за содержательную беседу. Надеюсь, что наш разговор — не последний. Успехов Вам в вашей работе. С В.Бурцевым беседовал И.В. Шахнович Оригинал статьи: http://electronics.ru/590.html http://www.ipmce.ru/about/press/history/electronic42000/

milstar: www.module.ru http://www.module.ru/ruindex.shtml Лицензирован российский процессор Российская компания НТЦ “Модуль” (www.module.ru) предоставила германскому подразделению фирмы Fujitsu (Fujitsu Microelectronics Europe GmbH) лицензию на ядро процессора NeuroMatrix Core, ориентированное на применение в системах обработки сигналов и на построение нейронных сетей. Оно может использоваться в различных мультимедийных и телекоммуникационных устройствах (например, в декодерах MPEG-4). Подразделение Fujitsu получило неисключительные права на использование NeuroMatrix Core на территории ЕС (патентная лицензия на 4 года). Сумма контракта не объявлена, но подобные соглашения обычно стоят от 250 тыс. до 1 млн. долл. плюс отчисления от продаж.Лицензирован российский процессор Российская компания НТЦ “Модуль” (www.module.ru) предоставила германскому подразделению фирмы Fujitsu (Fujitsu Microelectronics Europe GmbH) лицензию на ядро процессора NeuroMatrix Core, ориентированное на применение в системах обработки сигналов и на построение нейронных сетей. Оно может использоваться в различных мультимедийных и телекоммуникационных устройствах (например, в декодерах MPEG-4). Подразделение Fujitsu получило неисключительные права на использование NeuroMatrix Core на территории ЕС (патентная лицензия на 4 года). Сумма контракта не объявлена, но подобные соглашения обычно стоят от 250 тыс. до 1 млн. долл. плюс отчисления от продаж. http://itmscw.blogspot.com/2008/03/blog-post_26.html

milstar: Создание суперкомпьютеров входит в число перспективных инновационных проектов, необходимых для масштабной технологической модернизации страны. Всего на эти цели правительство России планирует выделить около 620 миллиардов рублей. ...Один из самых высокотехнологичных компьютеров в России способен выполнять до 420 триллионов операций в секунду. http://www.rian.ru/video/20091125/195535276.html

milstar: Core Processor http://www.aviationtoday.com/av/issue/cover/1067.html Hosting the mission systems software is the JSF's electronic brain, the ICP. Packaged in two racks, with 23 and eight slots, respectively, this computer consolidates functions previously managed by separate mission and weapons computers, and dedicated signal processors. At initial operational capability, the ICP data processors will crunch data at 40.8 billion operations/ sec (giga operations, or GOPS); the signal processors, at 75.6 billion floating point operations (gigaflops, or GFLOPS); and the image processors at 225.6 billion multiply/accumulate operations, or GMACS, a specialized signal processing measure, reports Chuck Wilcox, Lockheed's ICP team lead. The design includes 22 modules of seven types: * Four general-purpose (GP) processing modules, * Two GPIO (input/output) modules, * Two signal processing (SP) modules, * Five SPIO modules, * Two image processor modules, * Two switch modules, and * Five power supply modules. The ICP also will have� "pluggable growth" for eight more digital processing modules and an additional power supply, Wilcox adds. It uses commercial off-the-shelf (COTS) components, standardizing at this stage on Motorola G4 PowerPC microprocessors, which incorporate 128-bit AltiVec technology. The image processor uses commercial field programmable gate arrays (FPGAs) and the VHDL hardware description language to form a very specialized processing engine.The ICP employs the Green Hills Software Integrity commercial real-time operating system (RTOS) for data processing and Mercury Computer Systems' commercial Multi-computing OS (MCOS) for signal processing. Depending on processing trades still to be made in the program, the JSF also could use commercial RTOSs in sensor front ends to perform digital preprocessing, according to Baker. The display management computer and the CNI system also use the Integrity RTOS. COTS reduces development risk and� ensures an upgrade path, according to Ralph Lachenmaier, the program office's ICP and common components lead. Tying the ICP modules together like a backplane bus and connecting the sensors, CNI and the displays to the ICP is the optical Fibre Channel network. Key to this interconnect are the two 32-port ICP switch modules. The 400-megabit/sec IEEE 1394B (Firewire) interconnect is used externally to link the ICP, display management computer and the CNI system to the vehicle management system. Low-level processing will occur in the sensor systems, but most digital processing will occur in the ICP. The radar, for example, will have the smarts to generate waveforms and do analog-to-digital conversion. But the radar will send target range and bearing data to the ICP signal processor, which will generate a report for the data processor, responsible for data fusion. Radar data, fused with data from other onboard and offboard systems, then will be sent from the ICP to the display processor for presentation on the head-down and helmet-mounted displays.

milstar: Otechestwennaja EWM dlja NIOKR www.vniief.ru 30 марта 2010 года в Госкорпорации "Росатом" состоялась передача ОАО "Компания "Сухой" первой компактной суперЭВМ с российским программным обеспечением производительностью 1 Терафлопс (1 трлн. операций в секунду), разработанной ФГУП "РФЯЦ-ВНИИЭФ" в рамках проекта по созданию суперкомпьютера. По словам генерального директора Госкорпорации "Росатом" Сергея Кириенко, "система стартовала, первый аппарат передан компании "Сухой", у нас четко синхронизирован график дальнейших работ. Пока идем четко в графике, который определен президентской программой". Создание во ФГУП "РФЯЦ-ВНИИЭФ" первого образца компактной суперЭВМ - результат работ первого этапа проекта, на следующем этапе планируется начать мелкосерийное производство таких ЭВМ. ########################################## Оснащение ведущих предприятий высокотехнологичных отраслей промышленности компактными суперЭВМ с программным обеспечением является важной составляющей проекта по созданию базового ряда суперкомпьютеров различной производительности. Компактная суперЭВМ является универсальным аппаратно-программным комплексом для высокопроизводительных вычислений и не требует для эксплуатации дорогостоящих инженерных систем. Она имеет низкие энергопотребление и шумовые характеристики. Стоимость одной суперЭВМ, по словам директора ФГУП "РФЯЦ-ВНИИЭФ" В.Е. Костюкова, составляет 1,6 млн рублей ########################################################### и может заменить порядка 50 стандартных компьютеров. Такая вычислительная система будет представлять собой повседневный инструмент ################################################################################################ основной массы конструкторов и технологов для проведения многовариантных модельных расчетов для получения оптимальных конструкторских и технологических решений при проектировании деталей и узлов сложных технических систем. Как пояснил генеральный директор Компании "Сухой" М.А. Погосян, такие аппараты позволят решать задачи гражданской авиации, связанные с чрезвычайными ситуациями, такими например, как посадка с убранными шасси. С помощью суперЭВМ можно моделировать газодинамические процессы с учетом прочности, исследовать аэродинамику, многокомпонентную, многофазную фильтрацию - к этим работам можно будет приступать уже в текущем году. В 2011 году можно будет начинать обсчитывать модели гидродинамики, турбулентного перемешивания, упругопластического деформирования, разрушения, а модели по акустике и тепломассопереносу - в 2012 году. В итоге таких наработок Росатом планирует собрать ценную базу данных по всем этим направлениям исследований, что позволит авиастроителям уже с 2012 года приступить к комплексному имитационному моделированию. В соответствии с решением Комиссии при Президенте Российской Федерации по модернизации и технологическому развитию экономики от 22 июля 2009 года, Госкорпорации "Росатом" поручено реализовать проект "Развитие суперкомпьютеров и грид-технологий". В рамках реализации проекта предполагается разработка базового отечественного программного обеспечения для имитационного моделирования на суперЭВМ и внедрение его в деятельность предприятий различных отраслей промышленности. До конца текущего года ФГУП "РФЯЦ-ВНИИЭФ" изготовит и передаст производителям 14 суперЭВМ. Среди пользователей будут предприятия атомной отрасли (прежде всего проектные институты - "Гидропресс", ОКБМ Африкантов, ИБРАЭ РАН, инжиниринговые компании - СПБАЭП), предприятия Роскосмоса, КАМАЗ, а также авиастроительное объединение НПО "Сатурн".

milstar: Awtor predpolagaet ,chto pri nalichii zelanija sos storoni politicheskogo i woennogo liderstwa w Rossii wpolne mozno sdelat' 1-6 mln gater dostatochno dlja implementazii vektoronogo processora s velichinoj vektornix registrow sootw. programme Radiation-Hardened ASICs www.baysystems.com Radiation-Hardened ASICS BAE Systems' advanced technologies enable the manufacture of true system-on-a-chip products. BAE Systems is proud to offer customers a complete, state-of-the-art solution for any future space processing needs. BAE Systems offers foundry services with application-specific integrated circuit (ASIC) products that employ different technologies to address varied customer needs. All of the products are compatible with a wide variety of commercially available design tools, and feature circuit libraries with <1E-10 upsets per bit-day SEU immunity. In addition, an expanding set of synthesizable, reusable cores are available to increase design productivity and lower risk. BAE Systems also offers ASIC design services for customers who prefer or need to outsource ASIC development. The 0.25 µm R25 ASIC products provide high-performance, high-capacity ASIC solutions to the space market. This is a standard cell offering that delivers excellent performance, power, and density to users whose total-dose radiation requirements fall into the 200 krad (Si) range, using R25 complementary metal oxide semiconductor (CMOS) technology. The 0.25 µm RH25 structured ASIC is a family of 3.3 V structured ASICS that can be customized with only three unique mask levels, greatly reducing mask cost and fabrication time. This offering addresses requirements up to 1 Mrad (Si), using the Manassas Semiconductor Center RH25 technology. The 0.15 µm RH15 ASIC and structured ASIC provide start-of-the-art density, power, and performance to the user community. The RH15 ASIC offering is a full standard cell library capable of handling ASICs up to 15 million gates. The RH15 structured ASIC provides a three-mask programmable offering that greatly reduces mask cost and fabrication time while still meeting the needs for low power and high performance. BAE Systems offers a full range of design and test services, with multiple entry points into the process. Our packaging technologies include wirebond, C4 and flipchip, ceramic leadless chip carrier, ceramic quad flat pack, ceramic column grid array, and plastic ball grid array. TECHNOLOGY SUMMARY R25 (Standard cell) 2.5 V core, 3.3 V I/O 0.25 mm devices 4 to 6 level metal Bulk CMOS 200 krad TID 6 M gates maximum RH25 (Structured) 3.3 V core, 3.3 V I/O 0.25 mm devices 4 to 6 level metal Bulk CMOS 1 mrad TID 1 M gates maximum Family of masterslices RH15 (Standard cell) 1.5 V core, 3.3 V I/O 0.15 mm devices 4 to 6 level metal Bulk CMOS 1 mrad TID 4 M gates maximum Mixed signal offering RH15 (Structured) 1.5 V core, 3.3 V I/O 0.15 mm devices 4 to 6 level metal Bulk CMOS 1 mrad TID 15 M gates maximum Family of masterslices For more information, please contact: Tim Scott 9300 Wellington Road Manassas, Virginia 20110 Tel: +1 703 367 4615 timothy.scott@baesystems.com

полная версия страницы