Форум » Дискуссии » Boewie wichislitel'nie kompleksi » Ответить
Boewie wichislitel'nie kompleksi
milstar: http://drops.dagstuhl.de/opus/volltexte/2006/732/pdf/06141.AthanasPeter.Paper.732.pdf Although an FPGA’s clock rate rarely exceeds one-tenth that of a PC, hardware implemented digital filters can process data at ###################################################################### many times that of software implementations [4] ################################### . Additional performance gains have been described for cryptography [5], network packet filtering [6], target recognition [7] and pattern matching [8], among other ########################################################################## applications. A. Present Day Cost-Performance Comparison Owing to the prevalence of IEEE standard floating-point in a wide range of applications, several researchers have designed IEEE 754 compliant floating-point accelerator cores constructed out of the Xilinx Virtex-II Pro FPGA’s configurable logic and dedicated integer multipliers [16-18]. Dou et al published one of the highest performance benchmarks of 15.6 GFLOPS by placing 39 floating-point processing elements on a theoretical Xilinx XC2VP125 FPGA [19]. Interpolating their results for the largest production Xilinx Virtex-II Pro device, the XC2VP100, produces 12.4 GFLOPS, compared to the peak 6.4 GFLOPS achievable for a 3.2 GHz Intel Pentium processor. Assuming that the Pentium can sustain 50% of its peak, the FPGA outperforms the processor by a factor of four for matrix multiplication. One of the earlier projects demonstrated a 23x speedup on a 2-D FFT through the use of a custom 18-bit floating-point format [26]. More recent work has focused on parameterizible libraries of floating-point units that can be tailored to the task at hand [27-29]. By using a custom floating-point format sized to match the width’s of the FPGA’s internal integer multipliers, a speedup of 44 was achieved for a hydrodynamics simulation [30] using four large FPGAs. Nakasato and Hamada’s 38 GFLOPS of performance is impressive, even from a cost-performance standpoint. For the cost of their PROGRAPE-3 board, estimated at $15,000, it is likely that a 15-node processor cluster could be constructed producing 196 single precision peak GFLOPS. Even in the unlikely scenario that this cluster could sustain the same 10% of peak performance obtained by Nakasato and Hamada’s for their software implementation, the PROGRAPE-3 design would still achieve a 2x speedup. As in many FPGA to CPU comparisons, it is likely that the analysis unfairly favors the FPGA solution. Hardware implementations require specialized skills in digital design and vendor-specific tool flows. Development time and costs are significantly higher than for software. Many comparisons in literature spend significantly more time optimizing the hardware implementations than they do optimizing their software implementations. Previous research has demonstrated significant compiler inefficiency for common HPCfunctions [31]. For the DGEMM matrix multiplication function, a hand-coded version outperformed the ############################################### compiler by greater than eight times. ############################ A to- tal of 39 PEs can be integrated into the xc2vp125-7 FPGA, reaching performance of, e.g., 15.6 GFLOPS with 1600 KB local memory and 400 MB/s external memory bandwidth 1 is s 1700 nozkami i wisokoj stoimost'ju porjadka 8000 $ segodnja http://ce.et.tudelft.nl/~george/publications/Conf/FPGA05/FPGA05Dou.pd http://www.xilinx.com/publications/matrix/virtexmatrix.pd Xilinx Vertex FPGA
Ответов - 76, стр:
1 2 3 4 All
milstar: http://www.xilinx.com/products/v4qv/index.htm The Virtex®-4QV family of radiation tolerant FPGAs meets Class-V requirements and offers a compelling alternative to ASIC and other one-time programmable technologies. 250 krad
milstar: RAdiation hardened ASIC ##################### BAE http://www.baesystems.com/ProductsServices/bae_prod_ps_asic.html RH15 (Structured) * 1.5 V core, 3.3 V I/O * 0.15 mm devices * 4–6 level metal * Bulk CMOS * 1 mrad TID ############### * 15 M gates maximum ####################### * Family of masterslices For further information please contact: Tim Scott 9300 Wellington Rd Manassas, VA 20110 Tel: +1 703-367-4615 timothy.scott@baesystems.com
milstar: http://www.sandia.gov/mstc/solutions/radiation-hardened-asic.html Sandia national laboratory Radiation-Hardened ASIC ASIC Custom Solutions Sandia maintains a core competency in digital Application Specific Integrated Circuit (ASIC) design and system-on-chip design. Our engineers design and develop ASICs for high consequence applications targeting a variety of fabrication technologies down to the 90nm feature size. We have expertise in VHDL, Verilog, Modeling and Simulation, Design Synthesis, and Physical Design. We also have expertise in the design of radiation-hardened integrated circuits and security based designs.
milstar: Keith D. Underwood K. Scott Hemmert Sandia National Laboratories* Scalable Computing Systems {kdunder, kshemme}@sandia.gov http://ee.washington.edu/faculty/hauck/publications/FPunits.pdf Abstract Due to their generic and highly programmable nature, FPGAs provide the ability to implement a wide In the past, FPGAs have excelled in fixed-point range of applications. However, it is this nonspecifi computations, but were unable to effectively perform nature that has limited the use of FPGAs in scientific floating-point computations due to their limited size. applications that require floating-point arithmetic. Even though it is currently possible, it is not always Even simple floating-point operations consume a large practical to implement these floating-point computations amount of computational resources. In this paper, we on FPGAs as they can consume large amounts of chip introduce embedding floating-point multiply-add units resources. ASICs, which can be highly efficient at in an island style FPGA. This has shown to have an floating-point computations, can be prohibitively average area savings of 55.0% and an average increase expensive and do not have the programmability needed of 40.7% in clock rate over existing architectures. in a general purpose supercomputer.
milstar: Ocenki Sandia lab/Lockheed and Dep. of Defense Digital Computing with Floating Point Our tradition of using floating point for calculations further defines the minimum power of a computer. We will stipulate that a 64 bit floating point unit has 100,000 gates based on the following: A 64-bit floating-point multiplier includes a 53×53 multiplier array, each unit of which is about a dozen gates. This results in about 25,000 gates just for the multiplier array. While addition is O(N) instead of O(N2), where N is the number of bits, floating adders have complex shifters and are of similar complexity to a multiplier in practice. This takes us to 50,000 gates. However, IEEE compliant floating point has with “Not a Numbers” (NaNs) and denormals. These last features often double the gate count without improving numerical performance. It is unclear whether IEEE compliance belongs in a discussion of theoretical limits of computing. Given these sources of imprecision, we offer 100,000 gates as a plausible FPU complexity. ######################################## http://www.prod.sandia.gov/cgi-bin/techlib/access-control.pl/2004/040959.pdf Vektornie processori Cray wipolnjali 2 operazii za odin zikl 1 mult + 1 addition i pererabatiwali matrizi K rpimeru chastota 500 mgz ,skorost' 1 gigaflop Yaponskie ispolzowali bolsche fpu w processore ,k rpimeru chastota 500 mghz , skorost' 4 gigaflop No Linpack skorost# ne daet predstawlenie o skorosti konkretnoj programmi Bili programmi kotorie na Cray bili medlenee ,a bili bistree ########################################## T.e. hardware boewogo VK dolzno bit# optipirowanno pod konkretnie zadachi ( programmu ,chislo i welichinu matriz i t.p.)
milstar: tam ze ... Method Performance 100 Watts/cm2 Table IV: Heat Removal from Chips Heat Sink 100 Watts/cm2 (unverified figure) Evaporative Spray Cooling 100 Watts/cm2 LLNL Microchannel Cooling [LLNL 99] 100,000 Watts/cm2 Drexler’s fractal plumbing [Drexler 92]
milstar: Dlja bolschinstwa primenenij w golovkax ICBM,SLBM ,KR skorost# porjadka 1 gigaflop konkretnoj programmi (! ne standartnoj Linpack) pri wisokoj rad/EMI ystojchiwosti oceniwaetsja awtorom kak dostatochnoj . Esli tolko FPU to eto wsego 100 000 gater s optimirowannim programmnim obespecheniem na yazike assemblera ( chto wes'ma nedeschewo) . W sputnikax swjazi mozet 10+ gigaflop Dlja srawnenija elbrus-2 PRO SSSR w konze 80 imel obschuju mopschnost# 125 mln operazij ( pod konkretnuju boewuju programmu)
milstar: Sandia lab Implementazija in Xilinx FPGA Synt. appertura radar imaging http://www.prod.sandia.gov/cgi-bin/techlib/access-control.pl/2001/011827.pdf This paper studies the implementation of polar format, synthetic aperture radar image formation in modern Field Programmable Gate Arrays (FPGA's). The polar format algorithm is described in rough terms and each of the processing steps is mapped to FPGA logic. This FPGA logic is analyzed with respect to throughput and circuit size for compatibility with airborne image formation.
milstar: The Benefits of Miniaturization SAR miniaturization has far-reaching benefits when applied to intelligence gathering, surveillance, reconnaissance, and precision weapons guidance. Miniature radar platforms include applications as varied as small UAV's (surveillance aircraft) and precision guided munitions, which must find their target in environments where a GPS is ineffective. However, component miniaturization is only half of the solution. Optimal miniaturization requires a complete system redesign with consideration for modern devices, materials, processes, and algorithms. http://www.wirelessdesignmag.com/ShowPR~PUBCODE~055~ACCT~0000100~ISSUE~0403~RELTYPE~PR~PRODCODE~00000~PRODLETT~B.html An important ingredient in the miniSAR recipe is the extensive use of high-throughput digital signal processing functions as implemented using the latest high-speed, high-density FPGA technology. Because of their highly parallel nature, a 10 to 20 times increase in SAR processing density using modern FPGAs, as compared to ########################################################################## current multi-node RISC processors, such as the PowerPCTM is expected ################################################ With all functions active, the DRX processor, as implemented in two six-million gate FPGAs, demonstrates a raw DSP throughput of 32 ###################################################################################### GMACs per second (32 billion multiply-accumulate operations per second). ################################################# Attacking Size and Weight This article has described ways in which the FPGA has enabled SAR miniaturization. The other half of the challenge is to reduce the size and weight of what's left. In terms of the remaining analog portion of the radar RX/EX, the recent size reduction has been phenomenal. The use of LTCC multilayer RF circuit technology, in conjunction with the analog subsystem simplification as enabled by the modern FPGA, has resulted in a 40 times reduction in the physical size of this component over the older generation microstrip modules (See Figure 4). Besides the REA (shown in Figure 1), miniSAR requires a physically separate antenna and gimbal assembly, which includes a broadband, ultra-thin patch array antenna, a two-axis miniaturized antenna pointing system (gimbal), a microwave power module transmitter, and an inertial measurement unit. The miniSAR antenna and gimbal assembly demonstrates a 4 times reduction in weight and a 10 times reduction in swept volume over the older-generation SAR antenna and gimbal assembly. Eventually, the gimbal, transmitter, and antenna functions will be integrated into a highly compact, lightweight active phased array electronically steerable antenna. This, in combination with further reductions in the size and weight of the REA will realize the ultimate miniSAR goal of a sub-20 pound SAR. About the authors: Dale Dubbert is a Distinguished Member of the Technical Staff, Sandia National Laboratories (dfdubbe@sandia.gov). George Sloan, is a Principal Member of the Technical Staff, Sandia National Laboratories (grsloan@sandia.gov).
milstar: Dlja izgotowlenija FPGA s 6 mln gater nuzno pomeschnie klassa 1 Klassa 10 est# otechestwennie Класс чистоты помещения по международному стандарту GMP: А, В, С, D; (по стандарту США FED-STD-209D - 10; 100; 1000; 10 000; 100 000.) http://www.fezcomplect.ru/cpp.html Нашими заказчиками стали ОАО "Ангстрем" Ne dumaju ,chto budet ochen' dorogo sozdat' odno pomeschenie classa 1 dlja wipuska tolko woennix is w ogranichennom kolichestwe . Tradizionnaja dlja SSSR problema kachestwa - Ystroit# wserossijskij konkurs ,zabrat' prizerow i platit' im ne 35-40 tis rub ,a 70-80 odno(ne edinstwennoe ! ) iz wozmoznix reshenij
milstar: Silicon is cheaper than GaAs in high volume. However, GaAs offers the most cost-effective solution at millimeter-wave frequencies where unit shipments are ################################### measured in tens of thousands rather than tens of ################################## millions. ############## Mask set costs for silicon processes can be more than 10x those for GaAs. http://www.csmantech.org/Digests/2008/2008%20Papers/16.3.pdf CS MANTECH Conference, April 14-17, 2008, Chicago, Illinois, USA Ultimately however, GaAs technologies remain the most cost effective solution for high power, high frequency technologies applications.
milstar: cost of $1000 for an eight-inch 0.13 micron CMOS foundry wafer, compared to a GaAs six-inch foundry wafer could be as high as $2500 GaAS kompanii RFMD, Skyworks, TriQuint,(ychstwuet w rjade top woennix programm) Anadigics etc who have their own manufacturing facilities. We would estimate that the cost of an internally manufactured HBT PA wafer is closer to $800 which significantly reduces the silicon cost advantage especially if comparing to a SiGe foundry wafer
milstar: Informazija staraja ,no pokaziwaet wozmoznost' sozdanija GaAS FPGA so stoikostju k radiazii bolee chem w 100(!) raz wische ,chem lutschix kremniewix stoikix k radiazii B. CGaAs CLAy-10 The goal of the AFRL/NASA/Motorola/SPEC complementary GaAs FPGA is to provide for low power, high speed, electronics for communication applications. Using 0.7 μm low temperature technology, it is planned to achieve 350 MHz performance using a 1.5 VDC power supply with no SEL, an SEU LET > 20 MeV-cm2/mg, and a total dose hardness exceeding 100 Mrads. ###################### based on the re-programmable National Semiconductor COTS produced devices with a 3.3 volt core exhibited CLAY-10 architecture. SPEC -komanija ,kotoraja proizwodit w osnovnom dlja Ministerstwa oboronni http://www.spec.com/index.php?option=com_content&task=view&id=53&Itemid=80
milstar: Nize resultat 15 letnej dawnosti dlja 0.5 micr CGaAS texnologii T.e. predpolozitel'nno sejtschas mozno poluchit' 64*64 floating point multiplier CGAS s bistrodejstwiem 1 gigaflop dlja 64 bit Budet eto doroze ,no budet derzat' 100 mrad . Dlja ne GaAS sejtschas resultati tolko 1 mrad(BAE) ############################################################## A complementary gallium-arsenide (CGaAs) 53-bit parallel array floating point multiplier is presented. The design uses Motorola's 0.5m C-GaAs process. A conventional Wallace tree of 42 compressors is used to generate the product terms and a dynamic Ling carry select adder is utilized in the final addition to form the final mantissa. An internal latch allows the design to use a two cycle pipelined scheme. The Wallace tree has a simulated delay of 870ps and consumes about 5.2W of power. The overall clock speed is 477Mhz (limited by the final CSA adder) with a total power consumption of about 6W. Total time for just the multiply operation is 2.9ns and is faster than designs seen in the literature. The overall layout is 5.66mm x 5.98mm with over 70% of the area consumed by the Wallace tree. The design is described in detail, along with the decisions involved in the final architecture. Finally several improvements to speed and power consumption are described that will be studied in future work. A Complementary GaAs 53-bit Parallel Array Floating Point Multiplier December 9, 1995 Hyungwon Kim and Tim Strong 3 1. http://citeseerx.ist.psu.edu/viewdoc/summary?doi=10.1.1.23.6962
milstar: Участие государства в строительстве фабрики 65-45 нм утверждено распоряжением правительства РФ 25 августа 2008 Участие государства в инвестиционном проекте "Организация производства интегральных микросхем на пластинах диаметром 300 мм с проектными нормами 65-45 нм утверждено распоряжением правительства РФ от 18 августа 2008 г. Финансирование проекта со стороны государства будет осуществляться за счет средств Инвестиционного фонда Российской Федерации. Размер государственного участия за счет средств Инвестиционного фонда РФ – 26,923 млрд руб, общая стоимость инвестиционного проекта 58,427 млрд. рублей. Реализацией проекта займется компания "Ситроникс-НТ", в которой долевое участие государства составит 46%. http://www.mikron.ru/news/73/ tam ze 4 апреля 2008 14 апреля 2008 года Посол Франции в РФ господин Станислас де Лабуле посетил ОАО «НИИМЭ и Микрон». На встрече с генеральным директором ОАО «НИИМЭ и Микрон» Г.Я. Красниковым и руководством предприятия обсуждались результаты и перспективы международного партнерства в области высоких технологий, бизнеса и науки. Господин посол осмотрел производственные линии «Микрона», посетил недавно открытую фабрику по производству микросхем с топологическим уровнем 0.18 мкм. В 2006 году «Микрон» подписал соглашение о сотрудничестве с одним из мировых лидеров полупроводниковой промышленности — французской компанией STMicroelectronics. Результатом стало открытие на «Микроне» в декабре 2007 года производства микросхем с топологическим уровнем 0.18 мкм по передовой технологии EEPROM. Во время посещения производственных линий господин де Лабуле отметил: «Сегодня мы увидели пример эффективного сотрудничества между Францией и Россией в области высоких технологий. Это прекрасно, когда потенциал партнерства между нашими странами превращается в реальные дела». После осмотра производства состоялась встреча с руководством «Микрона». Говоря о стратегических задачах предприятия, генеральный директор ОАО «НИИМЭ и Микрон» Г.Я. Красников отметил: «Наше предприятие участвует в решении общей для России задачи — совместными усилиями сформировать благоприятную среду для развития инновационного бизнеса. Эту задачу невозможно решить без тесного взаимодействия с нашими зарубежными партнерами. Визит Посла Франции подтвердил, что мы находимся на правильном пути стратегического международного взаимодействия». Россия — важнейший партнер Франции, стремительно растет взаимодействие между Францией и Россией и в области науки и инновационного бизнеса. Так 4 декабря 2007 года в резиденции Посла Франции в РФ состоялась церемония подписания семи научных российско-французских соглашений в области нанотехнологий, использования полупроводников в медицине и телекоммуникациях, оптических информационных технологий, и тд.
milstar: К6500РУ1 б/а ОЗУ 1К*1 2.0вт 4118.24-1 Серия 6500 - технология арсенид-галлия Eto werojatno NIIME/micron 20 letnej dawnosti http://www.rlocman.ru/comp/koz/adv/advh33.htm
milstar: http://parts.jpl.nasa.gov/mrqw/mrqw_presentations/Keynote1_haddad.pdf obzor ispolzowanija BAE MP w sputnikax ,RAD 750 http://parts.jpl.nasa.gov/mrqw/mrqw_presentations/Keynote1_haddad.pdf
milstar: http://www.zelenograd.ru/news/view.php3?id=2786 Новым гендиректором "Ангстрема" назначен Всеволод Вуколов В концерне "Ангстрем", работающего на базе зеленоградских предприятий микроэлектроники, произошла смена руководства. Генеральным директором концерна назначен Всеволод Львович Вуколов, сменивший на этом посту Анатолия Спирина, сообщает пресс-служба компании. Ранее Всеволод Вуколов семь лет работал на разных должностях в аппарате правительства РФ, где возглавлял департамент государственного управления и местного самоуправления, а до этого был генеральным директором Михайловского горно-обогатительный комбината (ГОК) и заместителем губернатора Красноярского края. Однако, электроника не чужда 39-летнему гендиректору "Ангстрема" - в 1994 году он закончил МИРЭА по специальности физика и технология электронных компонентов и материалов. Концерн "Ангстрем" - один из крупнейших в России производителей интегральных схем. Компания была основана в июне 1963 года как НИИ-336 и завод "Ангстрем" в составе НПО "Научный центр" и являлась вместе с зеленоградским заводом "Микрон" и минским объединением "Интеграл" основным производителем интегральных схем в СССР. В марте 2006 году между "Ангстремом" и Meissner & Wurst Zander был подписан контракт на 160 млн евро на проектирование и строительство "под ключ" инженерной инфраструктуры и "чистой комнаты" на предприятии. В 2007 году "Ангстрем" приобрел оборудование у корпорации AMD с завода в Дрездене. Данная линия позволяет выпускать полупроводниковые микросхемы с топологическим размером 0,13 микрон. ##################################################### Организовать выпуск таких интегральных микросхем планируется уже в этом году в новом производственном корпусе "Ангстрем-Т". В феврале госкорпорация "Банк развития и внешнеэкономической деятельности" выделила заводу "Ангстрем-Т" кредит на сумму 815 млн евро. ########################## ! Эти средства пойдут на строительство комплекса современного производства микрочипов с топологическим размером 0,11-0,13 микрон. Инженерная инфраструктура будет включать в себя электростанцию мощностью до 30 мегаватт, корпус утилизации материалов и подготовки энергоносителей, а также создание "чистых комнат" общей площадью до 6 тыс кв м. "Ангстрем" претендует на получение заказа по обеспечению электронных систем для предстоящей зимней Олимпиады в Сочи в 2014 году. В частности, на основе систем бесконтактной радиочастотной идентификации (RFID) должна быть создана возможность сопровождения спортсменов и гостей Олимпиады с момента их прибытия и до закрытия Игр, обеспечен контроль за физическим самочувствием спортсменов. Впрочем, источник в Олимпийском комитете сообщил Zelenograd.ru, что никаких переговоров с "Ангстремом" по этому проекту пока не было. Кроме того, отметили в пресс-службе, концерн участвует в реализации проекта по переходу на использование гражданами России биопаспортов с микрочипами, а также в реализации программы ГЛОНАСС. / Zelenograd.ru, 17.06.2008
milstar: Kak widno iz priwedennoj wische informazii 1. Micron i Angstrem poluchili ser'eznie sredstwa 2. Dostignut prilichnij yrowen' 0.13 microna ( w edinichnix ystanowkax etot yrowen' wozmozno dostignut w Rossii neskolko ransche) Odnako awtor predpolaget maloverojatnim chto budut predprinjati ser'eznie ysilija dlja razwitija elementnoj bazi dlja ser'eznix woennix proektow ( MARV , sputniki swjazi klassa milstar ) Ne ta politicheskaja doktrina #######################
milstar: Rossijskij disain centr ,xoroscho znakomij s FPGA Xilinx http://www.mriprogress.msk.ru/pages.php@id=6 http://www.mriprogress.msk.ru/index.php рограммную основу комплекса составляет лицензионное прикладное программное обеспечение (ППО) фирмы Cadence Design Systems (www.cadence.com), которое позволяет выполнять сквозное проектирование цифровых, аналоговых и аналогово-цифровых СБИС: от системного уровня до разработки топологии. ППО функционирует на сервере и рабочих станциях фирмы Sun Microsystems (www.sun.com) в операционной среде UNIX (Solaris 8.x). Наиболее часто используемые пакеты ПО - Verilog и VHDL моделирование, синтез логических схем, моделирование аналоговых схем - перенесены на платформу IBM PC под управлением операционной системы (ОС) Linux Red Hat (версии 8.0 и выше). На этой же платформе функционирует лицензионное ПО фирмы Xilinx, которое используется для оперативного проектирования и программирования схем на основе ПЛИС (FPGA).
milstar: Введение Микропроцессор 1891ВМ3, спроектированный в ЗАО «МЦСТ» при участии ОАО «ИНЭУМ им. И.С. Брука», был разработан в первую очередь для использования в военной аппаратуре. Однако, архитектурные решения, структура и полученные характеристики позволяют с успехом применять этот микропроцессор в гражданской технике. Smotri link na Аппаратные средства * Фельдман В.М. "Вычислительный модуль для встроенных и мобильных средств на базе микропроцессора 1891ВМ3" http://www.mcst.ru/news.shtml Процессор Тип процессора – МЦСТ – R500 Количество процессоров – 2 Тактовая частота – 500 МГц Производительность 1000 MIPS/400 MFLOPS Внутренняя кэш память Кэш первого уровня: команд – 16 Кбайт* данных – 32 Кбайт* Кэш второго уровня – 512 Кбайт Оперативная память Емкость до 2 Гбайт Пропускная способность канала – 2,664 Гбайт/с Периферийная шина PCI Пропускная способность шины – 264 Мбайт/с Канал удаленного доступа RDMA Количество каналов – 2 Тип канала – дуплексный Пропускная способность канала в одном направлении – 667 МБайт/с Ethernet 100 Пропускная способность канала – 100 Мбит/с SCSI-2 Пропускная способность шины – 10 Мбайт/с RS-232 Количество каналов – 2 Пропускная способность канала – 115 Кбит/с Потребляемая мощность, Вт 5 Количество транзисторов, млн. шт. 45 Напряжение питания, В 1,0 для внутренних схем 2,5 и 3,3 для периферии Корпус 900 FCBGA Технология КМОП 0,13 мкм, 8 слоев металла Площадь кристалла, мм2 9×9 Модуль ETX на базе микропроцессора 1891ВМ3 конструктивно и функционально совместим с аналогичными модулями, построенными на микропроцессорах фирмы Intel, и работает под операционной системой Linux. Проигрывая этим модулям по тактовой частоте (500 МГц), модуль на микропроцессоре 1891ВМ3 компенсирует этот проигрыш тем, что содержит два процессорных ядра. Кроме того, он имеет малую потребляемую мощность (около 10 Вт), что делает его очень привлекательным для использования во встроенных и мобильных системах. S tochki zrenija awtora Moschnost' ixarakteristiki ykazanogo wische woennogo microprocessora wpolne dostatochna dlja wsex ##################################################################################### standartnix primenenij ################ Takix bolschinstwo. . sputniki swjazi ,golovki ICBM/SLBM GaAS ASIC so stojkost'ju 100 mil .rad drugoj wopros
milstar: http://multicore.ru/ http://www.morinsys.ru/index.php?option=com_content&view=section&layout=blog&id=10&Itemid=55&lang=ru
milstar: На основе микропроцессора ╚Эльбрус╩ и его общего программного обеспечения разработан 2-х процессорный ВК с производительностью 9,6 Гфлпс. В настоящее время создается система на кристалле ╚Эльбрус-S╩ с проектными нормами 90 нм и с производительностью: а) при решении задач сигнальной обработки: на 8 разрядных операциях – 37 млрд. оп/с; на 16 разрядных операциях – 20 млрд. оп/с, б) при обработке полноформатной информации: на 64 разрядных операциях (смешанные вычисления) – 10 млрд. оп/с; на 32 разрядных операциях (смешанные вычисления) – 15 млрд. оп/с. http://frtk.ru/kafedra_old/Elbrus.html tam ze foto Wpolne prilichno dlja 99 % inzenernix primenenij Programiruemij kalkulator za 100 $ moschnee chem kompjuter programmi Appolon -Luna Wopros -kakow % po,zowatelej PC sposobni grammotno raschitat' traektoriju do Luni i obratno ? Te.. 99.99 % polzowatelej PC ne ymejut im grammotno polzowat'sja
milstar: Awtor ranee besedowal s ak.Fortowim po powodu vektornix processorow ,on soobschil chto Rossija predpochitaet Massiwnij paralelizm Nize formula by the Wassenaar Arrangement i raschet realnogo kachestwa dlja ogr. exporta Vektornie processori (oni toze ispolzujut parallrlizm) Cray i NEC W= 0.9 Wse ostal'nnie ,w tom chsile Cray na Apsheron ... W= 0.3 MAP processors are FPGA based with each MAP containing two Xilinx XC2VP100 FPGAs ... toze W= 0.3 Arxitektura vektornix processorow s vektornimi registrami w 3 raza lutsce po kachestwu ############################################################### Sootw ., dlja kriticheskix primenenij s optimirowannim pod programmu hardware i progr .obespechenie razriw w realnom kachestwe budet esche wische http://www.bis.doc.gov/hpcs/app-wtpractitionersguidefeb22with-cover.pdf Vektornie Cray X1TE = 16.6 WT = 16.6 wasserman adjusted teraflop toj ze firmi MPP na Apscheronax CRay XT3 - 6.38 wt Vektornij NEC SX-8 -7.37 wt Cray X1E The Cray X1E is the latest in a long line of Cray vector supercomputers. From an entry-level 16-processor configuration the architecture scales all the way to 8192 processors. Each MSP processor has 8 vector floating-point pipelines and delivers 18 GFLOPS (listed on the manufacturer’s data sheet) at a clock frequency of 1.13 GHz. A vector pipe executes one multiply and one add per cycle. Thus, the X1E achieves a rate of 16 operations per cycle per MSP processor. The processors do meet the definition of a "vector processors" as defined in Note 7 as they have the necessary vector instruction set, 8 pipes, and 128 vector registers of 64 words apiece. The X1E is a homogeneous system: all the processors in the system are of the same type and performance (thus, they all have the same architecture adjustment factor, W = 0.9). By application of Note 6, the performance of all the processors is aggregated on the basis of a specially-designed network (a set of parallel 2D Torus interconnects). Examples are given for a 16-processor, single node and a 1024 processor, 64-node systems, counting only the contribution of the vector units. NeC imeet mensche pipe na yrowne processora ,nowische chastotu The NEC SX-8 is a classical vector supercomputer consisting of anywhere from one to 4096 custom- designed vector processors. Each processor has 4 vector floating-point pipelines. A vector pipe, operating at 2 GHz, executes one multiply and one add per cycle. Thus, the SX-8 achieves a rate of 8 operations per cycle per processor. The processors do meet the definition of a "vector processors" as defined in Note 7 as they have the necessary vector instruction set, 4 pipes, and 64 vector registers of 256 words apiece. Each processor also has a scalar capability of 2 floating-point instructions per cycle. Since it is thought to be nearly impossible to simultaneously exploit all the scalar and vector pipes, for the purposes of calculating APP this peak scalar performance is not added to the peak vector performance. The APP is therefore that of the vector capability of the system. Figure 7 shows the organization of the system: a node comprised of 8 single-chip vector processors (CPUs) and associated memories are packaged on a board; multiple boards (nodes) communicate with each other through a crossbar switch. A maximum of 512 nodes are possible in a single system.
milstar: Cray X1E -odin processor perfomance 16.3 gigaflop pri takte 1.13 ghz Basic data: Processor frequency (clock speed) F = 1.13 GHz Processor cycle time (1/F) t = 885 ps. Floating-point operations FPO = 16 Architecture adjustment factor W = 0.9 Floating-point rate (for a single processor) R = 16/885 = 0.018 TF Alternatively (FGHz * FPO * 10-3) R = 1.13 * 16 * 10-3 = 0.018 TF APP (for a single processor) = 0.9 * 0.018 = 0.0163 WT NEX SX-8 -odin processor perfomance -14.4 gflop Basic data: Processor frequency (clock speed) F = 2.0 GHz Processor cycle time (1/F) t = 500 ps. Floating-point operations FPO = 8 Architecture adjustment factor W = 0.9 Calculations: Floating-point rate (for a single processor) R = 8/500 = 0.016 TF Alternatively (FGHz * FPO * 10-3) R = 2.0 * 8 * 10-3 = 0.016 TF APP (for a single processor) = 0.9 * 0.016 = 0.0144 WT raznie programmi oni budut schitat' s raznoj skorost'ju /ot velichini matrizi &/
milstar: Tokyo, October 25, 2007 - NEC Corporation today announced the worldwide launch and availability of the SX series model "SX-9," the world's fastest vector supercomputer with a peak processing performance of 839 TFLOPS*1. The SX-9 features the world's first CPU capable of a peak vector performance of 102.4 GFLOPS* per single (!)core. http://www.nec.co.jp/press/en/0710/2501.html The SX-9 is a supercomputer built by NEC Corporation. The SX-9 Series implements an SMP system in a compact node module and uses an enhanced version of the single chip vector processor that was introduced with the SX-6. The NEC SX-9 processors run at 3.2 GHz, with eight-way replicated vector pipes, each having two multiply units and two addition units; this results in a peak vector performance slightly greater than 100 gigaFLOPS. For non-vectorized code, there is a scalar processor that runs at half the speed of the vector unit, i.e. 1.6 GHz. http://en.wikipedia.org/wiki/NEC_SX-9
milstar: Po imejuschejsja W Rosii texnologii 0.15 microna na odnom chipe mozno wipolnit' 8 gigaflop 1 processor ############################################################## s koef .0.9 dlja wsex ostal'nnix arxitektur resultat * na 0.3,w realnosti dlja Fast Fourie Tr. budet esche xuze ################################################################### The SX-6 is a supercomputer built by NEC Corporation that debuted in 2001; the SX-6 was sold under license by Cray Inc. in the U.S. Each SX-6 single-node system contains up to eight vector processors, which share up to 64 GB of computer memory. The SX-6 processor is a single chip implementation containing a vector processor unit and a scalar processor fabricated in a 0.15 μm CMOS process with copper interconnects, whereas the SX-5 was a multi-chip implementation. The vector processor is made up of eight vector pipeline units each with seventy-two 256-word vector registers. The vector unit performs add/shift, multiply, divide and logical operations. The scalar unit is 64 bits wide and contains a 64 KB cache. The scalar unit can decode, issue and complete four instructions per clock cycle. Branch prediction and speculative execution is supported. A multi-node system is configured by interconnecting up to 128 single-node systems via a high-speed, low-latency IXS (Internode Crossbar Switch). The peak performance of the SX-6 series vector processors is 8 GFLOPS http://en.wikipedia.org/wiki/NEC_SX-6
milstar: japonskaja texn. konza 2007 ,odin chip -odin processor -100 gigaflop ,0.065 microna #http://www.nec.co.jp/press/en/0710/2501.html This has resulted in the development of the world's fastest single-chip vector processor with a computing performance of 102.4 GFLOPS per single core, and a wide memory bandwidth of 256GB/s. With a single node incorporating up to 16 CPUs, computing performance in excess of 1.6TFLOPS is achieved. The product also realizes a large-scale shared memory consisting of a memory capacity of 1TB. # Reduced TCO via high-density packaging and energy-saving technology The vector processor has been integrated into a single chip by applying leading-edge CMOS technology with 65-nanometer Cu (copper interconnects) and the most advanced LSI design technology. The use of high-density packaging technology in which processor(s) and memory are implemented on a single module, and an effective design that provides optimum cooling functions, has resulted in a reduction in both space and power consumption of the SX-9. The new product is approximately one quarter the size of conventional models and uses about quarter the power.
milstar: http://www.module.ru/ruserv/asic.shtml Проектирование полузаказных БИС НТЦ Модуль - российская инновационная дизайнерская компания, разрабатывающая высокопроизводительные процессорные ядра с архитектурой DSP/RISC, аналогово-цифровые СБИС и встраиваемые системы реального времени на базе полупроводниковых технологий ведущих мировых компаний, включая Fujitsu Microelectronics Europe GmbH (FME). Работая в тесной кооперации с инженерами FME, НТЦ Модуль использует свою собственную методику "битовых срезов" для проектирования полузаказных СБИС. Современные методы управления сложными проектами и высокие технологии FME позволили разработать такие высокопроизводительные СБИС как Систему-на-кристалле Digital Signal Memory (1879ВМ3) и NeuroMatrix® NM6404 DSP (1879ВМ2). Топология кристалла разрабатывается в НТЦ Модуль совместно с инженерами FME, которые передают финальный нетлист и временную модель для окончательной верификации. Только после этой верификации в НТЦ Модуль, подписывается разрешение на запуск производства образцов СБИС на фабрике FME. НТЦ Модуль дополнительно предлагает послепроизводственное сопровождение с целью интеграции СБИС на системном уровне заказчика. НТЦ Модуль обладает опытом проектирования специализированных цифровых и аналогово-цифровых микросхем со степенью интеграции более 15 000 000 транзисторов Нисходящее проектирование НТЦ "Модуль" учрежден в 1990 году известными предприятиями военно-промышленного комплекса - НПО "Вымпел" и НИИ Радиоприборостроения. За свою историю НТЦ "Модуль" прошел путь от прикладных исследований в области распознавания образов до разработки уникальных аппаратных средств цифровой обработки сигналов и изображений и построении на их основе функционально законченных вычислительных комплексов. В настоящее время НТЦ "Модуль" - лидирующая российская hi-tech-компания, работающая в области электроники. Деятельность НТЦ "Модуль" опровергает мнение о России как о сырьевом придатке развитого мира, стране, полностью утратившей научно-технический потенциал. НТЦ "Модуль" обладает высококвалифицированными кадрами, современными средствами вычислительной техники и технологиями, необходимыми для проведения наукоемких исследований, разработки и мелкосерийного выпуска различного электронного оборудования. Основные направления деятельности: разработка и изготовление встраиваемых и бортовых ЭВМ для ответственных применений; разработка и изготовление аппаратно-программных комплексов распознавания изображений; проектирование полузаказных цифровых и аналого-цифровых интегральных схем; разработка и изготовление высокопроизводительных средств обработки сигналов и изображений. При необходимости контроль работ НТЦ "Модуль" может осуществляться Представительством Заказчика Министерства обороны РФ. Основные достижения: В кооперации с РКК "Энергия", НИИ "Аргон" и ТОО "Рубикон-Инновация" разработан и изготовлен ряд бортовых ЭВМ для космических аппаратов связи "Ямал-200", а также функционально-погрузочного блока "Заря" и служебного блока "Звезда", входящих в состав Международной космической станции; Разработана и запатентована оригинальная микропроцессорная RISC/DSP-архитектура NeuroMatrix®, изготовлен первый процессор этой серии - Л1879ВМ1, по некоторым характеристикам не имеющий мировых аналогов; На базе процессора Л1879ВМ1 разработан и изготовлен аппаратно-программный комплекс контроля дорожного движения "Трафик_Монитор". В алгоритмах комплекса использованы результаты собственных теоретических исследований в области обработки искусственных нейронных сетей; Результаты теоретических исследований в области нейронных сетей легли в основу разработанных в НТЦ "Модуль" нейросетевых методов и были использованы в ряде практически важных прикладных задач из разных предметных областей. НТЦ "Модуль" обладает следующими разрешительными документами: лицензия Российского агентства по системам управления на разработку специальных вычислительных устройств бортовых и наземных, бортовых систем орбитальных средств, систем обработки данных, программного обеспечения различного назначения, а также интегральных микросхем; лицензия Российского агентства по системам управления на производство специальных вычислительных устройств бортовых и наземных, бортовых систем орбитальных средств, систем обработки данных и программного обеспечения различного назначения; лицензия Федеральной службы безопасности России на осуществление работ с использованием сведений, составляющих государственную тайну; лицензия Государственной технической комиссии при Президенте РФ на осуществление мероприятий в области защиты государственной тайны; лицензия Российского авиационно-космического агентства на космическую деятельность (создание и производство ракетно-космической техники в части проведения научно-исследовательских и опытно-конструкторских работ по разработке и изготовлению электронно-вычислительных средств, включая ЭВМ, программно-алгоритмическое обеспечение, вычислительные и информационные сети). НТЦ "Модуль" имеет государственную аккредитацию научной организации (свидетельство Министерства промышленности, науки и технологий), а также лицензию Министерства образования по специальностям 05.13.01, 05.13.15 (системы обработки информации и управления, вычислительные системы их математическое обеспечение и организация вычислительных процессоров). http://www.module.ru/ruabout.shtml
milstar: http://www.cray.com/Assets/PDF/about/cray_factsheet.pdf Adaptive Supercomputing” is Cray’s long-term vision which is setting a new standard in hybrid high performance computing. Adaptive Supercomputing combines multiple processing technologies into a single system, concealing this complexity through dramatically innovative software technologies, in order to solve scientific and engineering problems more quickly and efficiently. The ultimate goal of Adaptive Supercomputing is to adapt the hybrid system to each application, rather than requiring the user to adapt the application. “Cascade” is a Cray research and development program aimed at providing a system capable of sustained petaflops performance on real-world applications by 2010. The new hybrid architecture will combine multiple processor technologies, a new high performance network, and an innovative adaptive software layer into a single integrated system. Designed to efficiently scale to large numbers of processors, the system will maximize productivity and performance by automatically matching the most effective processor technology to each application. In November 2006, Cray was awarded $250M by the DARPA High Productivity Computing Systems ############################################################################################################ program in support of this effort. #######################
milstar: http://www.youtube.com/watch?v=qIIuciGnpYg
milstar: 5. ОЦЕНКА ОБЩЕЙ ПРОИЗВОДИТЕЛЬНОСТИ Ввиду сложного характера взаимодействия между факторами, снижающими производительность, и зависимостью степени влияния этих факторов от конкретных программ оценка призводительности в целом должна осуществляться на специально подобранных прикладных задачах. ************************************************************************************************** floating point multiplication i fast Fourie transformation -waznejschie zadachi EVM RLS Приближенная оценка может быть получена с помощью контрольных задач, состоящих из набора типовых тестовых программ. Проблема, связанная с такой приближенной оценкой, заключается в трудности определения термина <типовой>. Искусственные контрольные задачи, содержащие в нужном соотношении скалярные операции и векторные команды различных типов, могут дать лишь самые ************************************************************************************************************************************************* грубые оценки. ***************** Недостаток данного метода состоит в том, что он не учитывает взаимосвязи между командами, роль которых в формировании реального показателя производительности может быть значительной. Одними из наиболее широко используемых для оценки векторных машин контрольных задач являются так называемые Ливерморские циклы, разработанные в Национальной лаборатории им. Лоуренса в г. Ливерморе (США). ************************************************************************* Интересно отметить, что для всех типов машин оценки, полученные на разных циклах, сильно отличаются друг от друга. Например, согласно этим оценкам производительность Сrау-1 колеблется от 3 до 90 млн. операций с плавающей запятой в секунду. ************************************************************************************** Dlja ne vektornix processorow esche xuze ... Кроме того, хотя наилучшие и наихудшие с точки зрения производительности циклы практически одни и те же для всех машин, характер зависимости производительности от типа цикла на разных машинах существенно отличается один от другого. Это подтверждает тезис о специфическом влиянии на производительность тех или иных особенностей организации систем. На производительность оказывает влияние также качество используемого компилятора. ************************************************************************************************************ http://www.hardline.ru/3/37/1479/
milstar: Дальнейшим развитием “Эльбруса-2” должно было стать введение векторных процессоров. ################################################################ Разработанный нами векторный процессор имел быстродействие порядка 200–300 млн. оп./с. Три–четыре таких процессора в составе МВК обеспечивали оптимальное сочетание скалярных и векторных операций. На тот момент это была бы одна из наиболее высокопроизводительных машин в мире – ~1 млрд. оп./с. http://www.electronics.ru/issue/2000/4/1 Ответственно утверждаю, что нет принципиальной разницы – на одной или пяти микросхемах будет реализован процессор для таких комплексов, как С-300 или С-400. Рассказывает академик РАН В.С. Бурцев kak ykaziwalos' vektornij processor NEX SX -9 0.065 micron ( w Rosii est' sejtschas otechetwennaja .1 publicno ,mozet est' i 0.065 dlja melkix serij) s 102 * 0.9 wasserman adjusted gigaflop na odnom chipe .Yrowen' oktjabrja 2007 ######################################## T Wse 6-8 multicore Optheron nuzno ymnozat' na 0.3 Iz zadach rls FFT naibolee raspr. i sloznaja (LLNL rutina FFTE) Realno yrowen' budet zawisit' ot velichini matriz , sotn .vektornix i skaljarnix operazij i.t.d Eto wse Gostajana, kotoruju awtor znat' ne mozet . ################# No esli takoj informirowannij i awtoritetnij chelowek kak Burzew goworit o Vektornix processorax ,to poetomu puti nado idti skolko dolzno bit pipline na yrowen odnogo processora kak y vektornogo Cray ili kak y vektornoj SX-8 ili SX-9 ,znajut te kto znaet programmnij kod s-400 i novix sistem . Publichnaja informazija po texn. w Rossii daet wse osnowanija predpolagat' chto pri zelanii eto mozno realizowat' ##########################################################################
milstar: Bolee tochnie rascheti X-band radara dlja tex kto sluzil w pvo w rabote w IEEE http://en.wikipedia.org/wiki/Talk:Pulse-Doppler_radar ----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- Quote from Marzetta, Martinsen & Plum "Fast pulse Doppler radar processing accounting for range bin migration", IEEE National Radar Conference 1993: "It has been pointed out [7] that this true Doppler effect plays no role in the function of either a pulse Doppler radar or a SAR; if the target came to a halt during the reflection of the pulse, the discontinuous motion of the target would still give rise to a phase shift from pulse to pulse, and either type of radar would still function perfectly" (ieee doi, --------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- ########################################################################################################## FRom IEEE There are two well-known constraints on the applicability of conventional Doppler processing. The first constraint, related to target acceleration, is that the maximum possible change in Doppler freqiiency over the integration period must be smaller than the frequency resolution. If a is the target acceleration, T is the integration period, and li is the wavelength then the maximum change in Doppler frequency over the integration period is equal to 2aT/L. This must be smaller than the frequency resolution, that the return must remain in a single range cell during the integration period, or equivalently that the product of the integration period and the maximum range-rate must be smaller than the range resolution. For example an X-band radar (1= .03 m), viewing a Moving Target wt Ranee Bin mi era ti^ ih target having an acceleration of 10 g's (98. m/s2) is limited to an integration period of .012 seconds. With this same integration period a 300 m/s target would move 3.7 meters during the integration period, so range bin migration would occur if the range resolution were less than 3.7 meters, or equivalently if the bandwidth were greater than 40 Mhz. The new algorithm deals with the second of the above consmaints by performing coherent integrationDoppler filtering while explicitly accounting for the movement of the target through multiple range bins during the integration period. The key connibutim of this paper is to show that this processing can be performeu eiiiciently in the 2-D frequency domain. The problem of range bin migration has previously been addmsed in the context of SAR and rotational Doppler imaging [2 SDNVENTIONALDOPPLER PROCESSING Conventional Doppler processing is based on the simplified signal model of (3). In what follows it is convenient to treat t and T as continuous variables, although the actual algorithm involves discrete summations. The reference time, to, is set to zero without loss of generality. The processing consists of matched-filtering, followed by Fourier transformation overt (using the F R ) f ######################################## for every value of T, with an optional weighting, w(t), (for instance a Hamming window) for sidelobe suppression: ComDutational BeglLirementS If M is the number of pulses to integrate (the number of values of t) and N is the number of range-bins (the number of values of I) then the 2-D FFT requires about MN.log2(MN)computations, ' and each inverse 1-D requires about NlogZNcomputations. If , the operation is performed for a total of M different values of range- rate, then the total number of operations required for the fast algorithm is proportional to MN[log2M + 210g2N]. In contrast the required number of operations for the direct correlation, (8). is proportional to M2N. Conventional Doppler processing using FFTs requires (exclusive of matched-filtering) about MNlog2M computations; if matched-filtering is performed in the frequency domain, then an additional 2NMlog2N computations are required. Thus in some situations the new 2-D processing will be no more computationallyintensive than conventional Doppler processing. ,
milstar: СуперЭВМ в России. История и перспективы. Рассказывает академик РАН В. С. Бурцев Высокопроизводительные вычислительные системы, суперЭВМ не зря называют форпостом компьютерной техники. Но они не только предвосхищают и определяют направления развития этой отрасли: суперкомпьютеры — один из краеугольных камней в экономической независимости и национальной безопасности государства. Однако в нашей стране прочность этой цитадели вызывает опасение. Мы встретились с одним из ведущих специалистов в области суперЭВМ, учеником и соратником С. А. Лебедева, создателем вычислительных комплексов для системы ПРО, ЗРК С-300 и многопроцессорного комплекса «Эльбрус» академиком Всеволодом Сергеевичем Бурцевым. ############################################################### Полувековой опыт успешной работы, а также построенные им системы, до сих пор стоящие на боевом дежурстве, ############################################################################### позволяют считать В.С.Бурцева одним из ведущих экспертов в области вычислительной техники. К его мнению нельзя не прислушиваться, особенно сегодня… Напоминаем, что мнение редакции может не совпадать с мнением наших авторов. И безусловно, в последующих номерах мы предоставим место для оппонентов Всеволода Сергеевича, а также всем желающим присоединиться к дискуссии о судьбе отечественной вычислительной техники. Всеволод Сергеевич, каковы, на ваш взгляд, основные вехи развития отечественной высокопроизводительной вычислительной техники? Первопроходцем вычислительной техники в Советском Союзе безусловно был Сергей Алексеевич Лебедев. Начинал он на Украине, где под его руководством в Институте электротехники АН Украины создали Малую электронную счетную машину (МЭСМ). В 1950 году мы пришли к нему на дипломную работу в Институт точной механики и вычислительной техники (ИТМиВТ) АН СССР. Трудились над Быстродействующей электронной счетной машиной (БЭСМ). Это была разработка, конкурирующая с ЭВМ «Стрела» (СКБ-245, главный конструктор — Ю. Я. Базилевский), которой тогда отдавали предпочтение. Рождение БЭСМ было не простым, но в конце концов мы сдали машину достаточно представительной комиссии, в которую входили академики М. В. Келдыш, М. А. Лаврентьев, С. Л. Соболев, В. А. Трапезников. Изначально в БЭСМ использовали ОЗУ на ртутных линиях задержки, в то время как более совершенное и дефицитное ОЗУ на электронно-лучевых трубках отдали «Стреле». Позднее БЭСМ перевели на электронно-лучевые трубки и между машинами были устроены бега, которые мы выиграли. БЭСМ не была серийной машиной, но для того времени она обладала достаточно высокой производительностью — 12-15 тыс. оп./сек, тогда как «Стрела» — 2-3 тыс. оп./с. Потом на базе БЭСМ в лаборатории С. А. Лебедева, где работали такие специалисты, как В. А. Мельников и А.А. Соколов, была разработана ЭВМ М-20. Она получила широкое распространение, позднее ее перевели на феррит-транзисторные ячейки, затем — на полупроводники (серийная ЭВМ БЭСМ-4). Но вернемся назад. Мы работали на эксплуатации БЭСМ и скучали. Тогда Лебедев понял, что нам надо дать новую работу — он направил меня к Генеральному конструктору НИИ-17 В.И. Тихомирову , работавшему над радиолокационным оборудованием самолетов. ####################################################### Там нам поставили задачу съема данных с радиолокатора. В 1953-55 годах я занимался этой проблемой, успешно ее разрешив. За эту работу в 1962 году мне сразу присвоили докторскую ученую степень. В то же время Генеральный конструктор ПРО Г. В. Кисунько получил задание построить комплекс для поражения ############################################################################### баллистических ракет, ################# и председатель научно-технического совета Совмина академик Щукин, зная о наших работах, направил его в ИТМиВТ. В то время поразить боеголовку баллистической ракеты размером около 0,5 м3, кроме как применяя методы дискретной обработки, было невозможно. Поэтому весь отдел Г. В. Кисунько из КБ-1 был прикомандирован к возглавляемой мною в ################################################################################## ИТМиВТ лаборатории, где изучал дискретную вычислительную технику. Это были талантливейшие ребята. Они сумели на базе дискретной ЭВМ построить радиолокационные станции точного наведения. ####################################################### Для комплекса наведения противоракеты на баллистическую ракету требовалась высокопроизводительная ЭВМ. Была создана ламповая машина М-40 (производительность — до 40 тыс. оп./с) и ее модернизация М-50, поддерживающая арифметику с плавающей запятой. В 1961 году благодаря им впервые удалось сбить баллистическую ракету, ########################################################################## что было колоссальным научным и технологическим достижением. На эти работы выделялись большие деньги, они послужили огромным толчком в развитии вычислительной техники. Работая по военной тематике, мы могли сами заказывать ########################################################################### необходимую элементную базу — сначала лампы, затем полупроводники, оплачивая нужные нам разработки. С.А. Лебедев умело использовал финансовые и организационные возможности, открываемые военными заказами, для создания более дешевых высокопроизводительных ЭВМ гражданского назначения. При этом он больше уделял внимания мирному применению, я — военному. Так и шли — step by step, Сергей Алексеевич был руководителем всех проводимых ################################################################################# ИТМиВТ разработок, я — основным исполнителем по военным применениям. Важным этапом развития отечественной вычислительной техники стало создание системы противоракетной обороны (ПРО) ################################################################################## Москвы. Для нее в Институте разработали ЭВМ 5Э92б с производительностью 500 тыс. оп./с на полупроводниковой ############################################################################### элементной базе. Это была машина с фиксированной запятой, поскольку к ней предъявлялись повышенные требования надежности и простоты эксплуатации. При построении системы ПРО удалось решить ряд интересных проблем, как, например, работа многомашинных систем в одном комплексе, разнесенном на большое расстояние. ЭВМ 5Э92б серийно производилась с 1966 года, а в следующем году начался выпуск ее модернизации — ЭВМ 5Э51, которая уже поддерживала операции с плавающей запятой и мультипрограммный режим. Этими ЭВМ кроме системы ПРО Москвы был оснащен Центр контроля космического пространства, многие информационные и научные центры военного профиля. В то же время С. А. Лебедев создал БЭСМ-6. На одинаковой с 5Э92б элементной базе она имела производительность около 1 млн. оп./с, поддерживая арифметику с плавающей запятой. К 1967 году стало очевидным, что необходимо переходить на интегральные схемы. Но для этого следовало переоснастить как наш Институт, так и работающие с ним заводы. Прежде всего требовалось разработать систему автоматизированного проектирования (САПР) и наладить производство многослойных печатных плат, необходимых разъемов и т.д. Такую модернизацию мы провели, взяв в 1968 году заказ на разработку вычислительных средств для противосамолетного ЗРК С-300. Были выделены хорошие деньги, на которые мы неплохо вооружились технологически, создали САПР и только тогда смогли продвигаться дальше. В рамках этой работы ИТМиВТ впервые заказал серию ТТЛ ИС Министерству электронной промышленности (МЭП). Кроме того, мы сделали первый шаг к созданию многопроцессорных комплексов, испытав метод резервирования не на многомашинном, а на многопроцессорном модульном уровне. Раньше каждая машина охватывалась своим аппаратным контролем, который отслеживал любой сбой в процессе наведения — а это случалось достаточно часто, поскольку элементно-конструкторская база была очень ненадежной. В результате контроля неверная информация на борт ракеты не поступала, и немедленно подключалась резервная машина. Так было спасено немало пусков ракет. Для комплекса С-300 мы создали трехпроцессорную ЭВМ 5Э26. В ней аппаратным контролем охвачен каждый процессор, каждый модуль памяти. Все процессоры работают на единую память и при сбое отключается один процессор, а не машина. Занимая объем около 2 м3, 5Э26 обладала производительностью на уровне БЭСМ-6 - около 1 млн. оп./с с фиксированной запятой. Этот комплекс мы сдали государственной комиссии в 1972-1974 годах. Следующий этап - создание второго поколения противоракетного комплекса. Возглавлявший эту работу Г. В. Кисунько поставил задачу разработать вычислительную систему с производительностью 100 млн. оп./с. ####################################### В 1969 году это было практически невозможно — мы работали на уровне ~1 млн. оп./с на один процессор, за рубежом не превзошли уровень 3-5 млн. оп./с. Тогда возникла идея многопроцессорного вычислительного комплекса (МВК) «Эльбрус». Роль главного конструктора данной темы С. А. Лебедев предложил мне и настоял на своем, сколько я его ни упрашивал самому возглавить разработку, хотя впоследствии он с большим интересом относился к этой работе. Основная идея нового комплекса — использовать многопроцессорную архитектуру не только для повышения надежности, как это было до сих пор, но и в целях увеличения производительности. Машину заложили в 1970 году. При этом мы изучали лучшие достижения того времени, такие как проект Манчестерского университета MU-5, американские разработки — ОС Multics (General Electric), ЭВМ фирмы Burroughs, ЭВМ серии IBM. Но в целом «Эльбрус» не похож ни на какую из них — это полностью отечественная разработка. ######################################################################################################################### Мы создали многопроцессорную структуру, где при увеличении числа процессоров производительность практически не падает. ###################################################################################### Нам говорили, что это бесполезное дело — по данным исследований IBM, уже четвертый процессор не давал прибавки производительности. Однако в «Эльбрусе» заложены такие схемотехнические, архитектурные и конструкторские решения, благодаря которым производительность МВК практически линейно возрастает при увеличении числа процессоров до 10. Основной принцип, который исповедовал С. А. Лебедев и передавал своим ученикам, — вести работу шаг за шагом. Следуя этому принципу, МВК «Эльбрус-1» мы полностью делали на элементно-конструкторской базе ЭВМ 5Э26, используя ТТЛ-логику с временами задержки порядка 10-20 нс на вентиль. В то же время по нашему заказу в Зеленограде в НИИ молекулярной электроники (НИИМЭ) под руководством академика К. А. Валиева осваивали производство быстродействующих ЭСЛ ИС серии ИС-100 (аналог серии Motorola 10000) с задержкой 2-3 нс. Пока шла разработка ИС, мы полностью отработали идеологию, математическое обеспечение, язык и т.д. на проверенной элементной базе. «Эльбрус-1» с производительностью ~15 млн. оп./с был сдан государственной комиссии в 1980 году. ########################################################### Он имел самостоятельное значение, работая во многих системах военного назначения — в системе ПРО, Центре контроля космического пространства и многих других. ################################################################################################################ МВК «Эльбрус-2» строился уже на новой элементной базе. Это вызвало массу проблем. ИС оказались чрезвычайно ненадежными: поскольку их копировали, многое не докопировали, были системные ошибки. Мы целый год стояли, не зная что делать, особенно с памятью. МЭП разместило производство ИС на разных заводах, и мне пришлось организовывать входной контроль, потому что, например, зеленоградские схемы (завод «Микрон») работали прекрасно, а у ИС, произведенных в Каунасе, происходила разгерметизация корпуса. Мы немало помучились, но довели работу до конца и в 1985 году сдали «Эльбрус-2» госкомиссии. Его производительность составляла 125 млн. оп./с на восьми процессорах — два ########################################################################################################################## считались резервными. МВК строился по модульному принципу, с учетом особенностей обеспечения надежности, главным образом — достоверности выдаваемой информации. Достоверность имеет огромное значение: ведь неправильное управление ракетой может привести к человеческим жертвам. Мы на практике испытали множество подобных ситуаций, поэтому на всех создаваемых вычислительных комплексах особое внимание уделяли правильности выдаваемой информации. Дальнейшим развитием «Эльбруса-2» должно было стать введение векторных процессоров. ( Vektornij processor s pozicii USA Gov w 3 raza bistree ,realnow 10 raz pri specificheskix PRO algoritmax kak FFT,pri odinakowoj zajwlennoj moschnosti w Linpack) ############################################################### Разработанный нами векторный процессор имел быстродействие порядка 200-300 млн. оп./с. Три-четыре таких процессора в составе МВК обеспечивали оптимальное сочетание скалярных и векторных операций. На тот момент это была бы одна из наиболее высокопроизводительных машин в мире — ~1 млрд. оп/с. ################################################################################################# Если были столь удачные разработки, несмотря на отсталую элементную базу, почему же сегодня нет отечественных высокопроизводительных ЭВМ? Было бы удивительно, если бы они были. Основные разработки в области суперЭВМ — векторный процессор МВК «Эльбрус», ЭВМ «Электроника ССБИС», модульный конвейерный процессор (МКП), проект ОСВМ РАН — были закрыты деятелями вышестоящих организаций. К сожалению, с подачи и членов РАН в том числе.(Ak.Fortow otwetil awotru postinga w Wene - mi poschli drugim putem ... massiwnim parralelizmom posredstwennix microprocessorow ) ################################################################################################ В 1985 году я перешел из ИТМиВТ в лабораторию академика Г. И. Марчука. К тому моменту конструкторская документация векторного процессора уже была принята заводом-изготовителем. Но эти работы прекратили по совету Б. А. Бабаяна и ставшего директором ИТМ и ВТ Г.Г. Рябова, поставивших вопрос — зачем делать процессор на старой элементной базе, не лучше ли сразу на новой — МВК «Эльбрус-3»? При этом забыли принцип С. А. Лебедева - «шаг за шагом». ############################################################################### Перед моим уходом из ИТМиВТ была поставлена очень интересная разработка — модульный конвейерный процессор (МКП). Его главным конструктором был А. А. Соколов — чрезвычайно таланливый человек. Он очень многое сделал и для создания БЭСМ-6, большой вклад внес в М-20, был главным конструктором АС-6. Идея МКП — возможность подключения процессоров с различной специализацией (радиолокационная обработка, структурная обработка, быстрые преобразования Фурье и т.д.). У МКП было несколько счетчиков команд, поэтому он мог работать с несколькими потоками команд. Одновременно на едином поле памяти в процессоре выполнялось до четырех потоков команд. Это была абсолютно новая и очень интересная работа, на новой элементной базе. К сожалению, поторопился директор Института Г. Г. Рябов, представив госкомиссии недоведенную разработку. Государственная комиссия, на которую меня не пригласили, работу приняла, но сделала ужасный вывод - для серийного производства МКП не доведен — и все! А ведь в таких случаях обычно в заключении госкомиссии писали «рекомендовать в серийное производство после выполнения таких-то работ». Но этого сделано не было, и денег на доводку А. А. Соколову не дали. В то время я возглавлял Вычислительный центр коллективного пользования (ВЦКП) АН. Чтобы завершить работы по МКП, пришлось обратиться к экс-президенту АН Г.И. Марчуку и академику В. Е. Фортову — председателю Фонда фундаментальных исследований. Фонд выделил около 100 тыс. руб. по сегодняшним ценам. Работы велись в ВЦКП в новом здании Президиума АН. Все шло нормально, но неожиданно на Президиуме АН в разделе «Разное» был поставлен и решен вопрос о закрытии ВЦКП. Меня на заседание Президиума РАН не пригласили. Ликвидировали ВЦКП потому, что он основывался на «Эльбрусах» — это-де устаревшая техника. По пути планомерной модернизации, как мы предлагали, не пошли. Вместе с ВЦ «закрыли» и МКП — люди, принимавшие это решение, даже не знали, что сделали. Еще одна значимая работа, которую вели в Институте проблем кибернетики (ИПК) под руководством академика В. А. Мельникова, - векторно-конвейерная суперЭВМ «Электроника ССБИС». Конечно, это была громоздкая машина — аналог Cray, но в ней содержалось много интересных решений. Когда В. А. Мельников умер, мне пришлось объединить два института, но сохранить разработку не удалось. Эту работу ликвидировали под предлогом недостатка средств. Было изготовлено четыре машины «Электроника ССБИС», и их пришлось разбирать. Колоссальные деньги оказались затраченными впустую. Единственная польза — при демонтаже мы сдавали золото, и я получил разрешение на выручку покупать приборы. Таким образом, перестал существовать весь передовой фронт работ над суперЭВМ. Но осталась одна разработка суперЭВМ нового поколения — проект оптической сверхвысокопроизводительной вычислительной машины (ОСВМ) РАН. Что это за проект? После ухода из ИТМиВТ я перешел в систему АН, в лабораторию академика Г. И. Марчука (тогда - председателя ГНТК). Он поставил задачу — разработать новую архитектуру вычислительной системы, основанную на новых физических принципах. Вскоре Марчук стал президентом Академии наук и подключил к этой работе многие физические институты Советского Союза — в Киеве, Грузии, Ереване, Белоруссии. Выделили деньги — небольшие, но на зарплату хватало. Анализировались различные физические возможности, альтернативные полупроводникам, и архитектурные решения. Проект новой оптической сверхвысокопроизводительной машины был защищен в 1994 году. Мы определили возможности использования оптики в суперЭВМ — это системы связи и коммутации. На основе оптических принципов разработали чрезвычайно интересную архитектуру — она предусматривает новую организацию вычислительного процесса, исключение человека из распределения вычислительных ресурсов, структурную надежность. После смерти академика В. А. Мельникова к нашей работе присоединилась часть коллектива ИПК. Возник новый Институт высокопроизводительных вычислительных систем (ИВВС) — наша группа, группы Ю. И. Митропольского, Б. М. Шабанова, В. Н. Решетникова. Несмотря на огромные проблемы, удалось построить новое здание ИВВС — помогли мои старые связи и опыт. Что же сдерживает ваши работы? В 1998 году мне исполнился 71 год и я покинул кресло директора ИВВС. ################################################# Но кто-то из «доброжелателей» предложил этот пост Б. А. Бабаяну. Конечно, директором его не выбрали, но он был назначен И.О. директора. Я со своей группой перешел в Институт проблем информатики (ИПИ) РАН к академику И. А. Мизину. Однако при переходе Б. А. Бабаян забрал у нас все оборудование, в том числе высокопроизводительные персональные компьютеры и САПР Mentor Graphics, на которой был наш проект. Таким образом, разработку фактически отбросили назад года на два — мы уже сейчас могли бы выходить на проектирование плат, но куда без инструментария? Работы мы продолжаем — энтузиастов много, есть кое-какие спонсоры, деньги по грантам. Академия наук нам не помогает, хотя было решение ее Президиума о поддержке данной работы. Может быть, в сложной экономической обстановке разработка суперЭВМ — дело не первостепенной важности? СуперЭВМ определяют национальную безопасность и экономическую независимость государства. Без них невозможны передовые исследования во многих областях, например в атомной энергетике, самолетостроении, фармакологии, биологии, генетике и т.д. На всю страну может быть несколько таких машин — в США всего 3-4 суперЭВМ с производительностью в несколько сот TFLOPS (1012 оп./с), но без них государство не может развиваться в научном и технологическом направлении и быть на уровне передовых держав. Поэтому США всегда будут держать эмбарго на поставки современных суперкомпьютеров. Значит, нам нужно изобретать такие ноу-хау, использовать такие структурные схемы, которые позволят на нашей отсталой элементной базе строить то же самое, что и Они — на своей сверхвысокопроизводительной. Это можно делать. Например, С-300 успешно конкурирует с более современным американским ЗРК Patriot, несмотря на то, что управляющая ЭВМ нашего комплекса построена на ИС 70-х годов, а мы уже тогда отставали по элементной базе более чем на десять лет. ############################################################################### То же самое относится и к суперЭВМ. Конечно, нельзя сделать хорошую машину на плохой элементной базе. Но можно чем-то пожертвовать. Наша разработка ОСВМ позволяет на отечественной элементной базе построить машину с производительностью ~1015 FLOPS, на которую замахиваются американцы, однако потреблять энергии она будет в десятки раз больше, чем их — физику не обманешь, разрешающая способность интегральной технологии у нас значительно хуже. Мы нашли такие схемотехнические решения, которые во многом исключают задержки распространения сигналов внутри машины. Это позволяет раздвинуть блоки и обеспечить жидкостное охлаждение, тем самым компенсировав высокую рассеиваемую мощность ИС. Потреблять такая ЭВМ будет десятки мегаватт, что вполне допустимо, поскольку на страну необходимо 2-3 таких машины. Американцы пока не умеют оптимально загружать свои многопроцессорные комплексы, кроме как на специальных задачах. При решении сложных задач возникает проблема быстрого перераспределения вычислительных ресурсов и коммутации информационных потоков. Из-за этого эффективность использования одного процессора снижается до уровня 5-10% и ниже. Все это происходит потому, что по-прежнему применяется фон-Неймановская схема вычислительного процесса. Нам удалось уйти от фон-Неймановской структуры обработки информации — в нашей машине отдельные операции, даже скалярные на определенном интервале времени, могут выполняться независимо одна от другой. Вычислительные ресурсы распределяются аппаратно. В результате этого задержки в передаче информации внутри ЭВМ не столь существенно снижают общую производительность, а эффективность загрузки устройств резко возрастает. Это не голословные утверждения — у нас есть действующие модели, идет работа по макетированию. В нашу архитектуру очень хорошо вписываются оптические системы коммутации благодаря двум своим основным свойствам — широкополосности и отсутствию взаимовлияния каналов передачи информации. Мне кажется, что это — большая находка, мы далеко продвинулись в области архитектур, у нас блестящие результаты. Однако должной поддержки наша работа не находит. Еще раз подчеркну, сегодня в России практически свернуты все перспективные работы по суперЭВМ. Но ведь продолжались работы над линией МВК «Эльбрус», был построен «Эльбрус-3»? Это не так. Разработка линии «Эльбрус» прекратилась с моим уходом из Института. Не последняя роль в этом принадлежит Б. А. Бабаяну. «Эльбрус-3» основывался уже на ################################################################################################################### совершенно иных принципах, чем «Эльбрус-1» и «Эльбрус-2». ########################################## В МВК «Эльбрус» было динамическое распределение вычислительных ресурсов внутри процессора — регистров, памяти, процессов. У нас не было прямой адресации регистров, их назначение происходило автоматически. Б. А. Бабаян же в МВК «Эльбрус-3» применил статический подход, связанный с длинным командным словом - ресурсы распределяет транслятор до начала вычислений. Поэтому нельзя сказать, что «Эльбрус-3» — это продолжение линии «Эльбрус». Но что самое главное — действующей ЭВМ «Эльбрус-3» не существовало! Опытный образец этой машины изготовили в 1988 году, но она даже не была отлажена. В 1994 году машину разобрали и пустили под пресс. Около трех миллиардов рублей ушло в никуда. И причина тому — не в сложности эпохи. На отладку этого комплекса Правительство многократно выделяло те средства, которые Б. А. Бабаян просил. «Эльбрус-3» по многим причинам был мертворожденным ребенком. Для профессионала это было ясно с первого взгляда. А Б.А. Бабаян даже не приложил усилий, чтобы его реанимировать. Я знаю Бориса Арташесовича с тех пор, когда он еще студентом МФТИ пришел ко мне в лабораторию. Его первая работа — отладка М-40 на полигоне, он показал себя как хороший ######################################################################################################################## отладчик. Затем участвовал в разработке 5Э92б. Но тут проявилось его неумение доводить работу до конца. ########################################################################### Ему поручили тесты для 5Э92б — он их не закончил. Когда начались работы с интегральными схемами, я доверил Б. А. Бабаяну разработку САПР. Начал он бурно, но результата мы не дождались. Используемую впоследствии САПР сделал Г. Г. Рябов. В проекте «Эльбрус» Б. А. Бабаян возглавил работы над матобеспечением, в том числе и над операционной системой (ОС). Должен сказать, что ни на одном объекте его ОС не работает, там создавали свои операционные системы. Не довел Б. А. Бабаян и ОС гражданского использования. В пакетном режиме она еще работала, а в режиме разделения времени уже при пяти пользователях начинались сбои. Примеров начатых Б. А. Бабаяном и не доведенных до практического выхода работ можно указать много. К ним относится «Единый ряд МВК Эльбруса» - затрачено много миллиардов народных денег — выхода никакого, проект мертворожденный и не имеющий смысла. Микропроцессор «Эльбрус-90» не доведен — виноват, по мнению Б. А. Бабаяна, Зеленоград. Микропроцессор по заказу фирмы Sun заказчиком не принят, больше заказов по аппаратным средствам эта компания не дает. Перечень можно продолжать. После неудачи с проектом для Sun компания Б. А. Бабаяна в основном занимается поддержкой западных программных продуктов, что, безусловно, важно и нужно. Но ведь был проект процессора «Эльбрус-2000» (Е2К), о которм столько пишут в последнее время? Любому специалисту понятно, что от проекта процессора до его серийной реализации лежит дорога длиной во многие годы и миллиарды долларов. А коллектив Б. А. Бабаяна до сих пор ни одного действующего микропроцессора не создал. SPARC — это не разработка фирмы Б. А. Бабаяна, компания Sun не приняла этот проект. SPARC-совместимого процессора собственной разработки также нет. А как же быть с утверждением на сайте группы компаний «Эльбрус» (www.elbrus.ru/about.html), что «коллектив разработал и участвовал в разработке нескольких поколений наиболее мощных советских компьютеров», среди которых — ЭВМ М-40 и 5Э92б, а также МВК «Эльбрус». Что касается коллектива Б. А. Бабаяна — из примерно 400 сотрудников его фирмы к созданию М-40, 5Э92б и МВК «Эльбрус» действительно имели отношение менее 10 человек. Но какое отношение настоящий коллектив Б. А. Бабаяна может иметь к этим работам, если только в ИТМиВТ в них участвовало более 1000 человек, не считая КБ заводов ЗЭМС, САМ и ряда предприятий Пензы? Работы проводились с 1956 года по 1985, а новый коллектив Б. А. Бабаяна сформировался в 1997 году. Таким образом, Б. А. Бабаян приписывает своей фирме достижения целого коллектива ИТМиВТ. Еще раз отмечу — сам он и руководимая им лаборатория занимались только математическим обеспечением. Вся изложенная на его сайте история коллектива — это история достижений ИТМиВТ. Руководителем упомянутых там работ до 1973 года был С. А. Лебедев, затем до 1985-го — я. Как ни прискорбно, нет работ, выполненных ИТМиВТ, на которые можно было бы сослаться Б. А. Бабаяну за период с 1985 года по настоящее время. Вообще в прессе, видимо с подачи Бабаяна, распространяется так много неправды, что доходит до абсурда. Например, в интервью вашему журналу* сказано, что первое изобретение Б. А. Бабаян сделал еще на студенческой скамье, «предложив идею ускорения арифметических операций за счет хранения промежуточных результатов переноса». Но об этом в своих лекциях студентам МФТИ (Б.А.Бабаяну в том числе) читал С. А. Лебедев. ################################################### Еще в 1951 году данные вопросы рассмотрел в своей монографии Робертсон из Иллинойского университета. В чем Б. А. Бабаян действительно отличается от других членов РАН, так это тем, что он за всю жизнь в российских научных изданиях без соавторов не написал ни одной научной статьи. ########################################################################## Но ведь Борис Арташесович неоднократно отмечал, что его компания занимается важными работами для оборонной промышленности, в частности — разработкой собственного процессора для аппаратной платформы SPARCStation. Если им доверены столь серьезные проекты, значит, компетентность коллектива не вызывает сомнений! Может быть, я открою военную тайну, но из подобных вещей тайну делать нельзя. ########################################################## Сейчас Б. А. Бабаян предлагает в управляющих военных комплексах переходить на процессор «Эльбрус-90 микро». Но по сути, «Эльбрус-90 микро» — это процессор SPARC под другим названием. Везде говорится, что разработал «Эльбрус-90 микро» коллектив Бабаяна. На самом деле они один к одному воспроизвели процессор фирмы Sun и отправили его для производства во Францию. Полученные процессоры содержали ошибки, которые не были исправлены. И теперь Борис Арташесович предлагает для оборонных систем процессор с кристаллом фирмы Sun. Это настолько важно — чей именно процессор? Конечно! В столь сложную схему легко ввести «жучок» — например, счетчик, раз в неделю на какое-то время выводящий процессор из строя. ################################################################################################ Поскольку момент сбоя процессора известен, известно время, когда оборонные системы недееспособны. Последствия очевидны. Однако более страшно, что Б. А. Бабаян предлагает заменить «Эльбрус-2» в системе ПРО. ############################################################## Но что такое замена управляющей машины в ПРО Москвы, оснащенной мощными противоракетами? Даже при полном битовом совмещении процессоров временные диаграммы будут другими. Программы нужно отрабатывать заново. Сейчас все держится на том, что программы проверялись и отстреливались в течение 10 лет. В них верить можно. То, что предлагает Б. А. Бабаян - заменить программы, не производя стрельб, — нонсенс. При сбое в управлении противоракеты последствия могут быть хуже чернобыльских. Кроме того, как я уже подчеркивал, в подобных системах необходима достоверность выдаваемой информации. Б. А. Бабаян ставит один микропроцессор, который не обеспечивает достаточного аппаратного контроля. Конечно, надежность современных схем выше. Но это ничего не меняет. Ведь даже один сбой, который выдаст неправильную управляющую информацию, может привести к катастрофе. Заявления же Б. А. Бабаяна о достоверности выдаваемой информации и отсутствии «жучков» — голословны. ######################################################################################################### Видимо, время сейчас такое, что красивым, но безосновательным посулам верят больше, чем реальности в устах специалистов. Поэтому мне кажется, что и в военной области все очень неблагополучно с вычислительной техникой. С Министерства обороны качают деньги, работы заводят в тупик. Преемственности разработки нет. Я не знаю, зачем МО так делает, почему данная тема доверена Б. А. Бабаяну, ############################################################################ в то время как профессиональные коллективы, имеющие опыт в этой области, ищут работу. Вычислительная техника, тем более в условиях рыночной экономики, должна развиваться на конкурентной основе, а не посредством лоббирования. Сейчас происходит именно лоббирование, конкуренцию забыли. Может быть, не хватает денег на несколько аналогичных проектов? Это не так. Проект и макет стоят мизер по сравнению с затратами на серию. Гораздо дешевле сразу выбрать хороший проект, чем потом переделывать. Так что эти разговоры — для дилетантов. Более того, альтернативные предложения существуют, но их даже не рассматривают. Так есть ли выход из создавшегося положения? Я считаю, что есть. Во-первых, не следует сбрасывать со счетов путь построения многопроцессорных систем на основе зарубежных высокопроизводительных компонентов. Характерный пример таких комплексов — транспьютерные вычислительные системы МВС-100 и МВС-1000 (НИИ «Квант», член-корр. РАН В. К. Левин). Они основаны на процессорах Alpha 21164 (DEC- Compaq). В перспективе планируют использовать коммутационную сеть Myrinet (Myricom, США) с пропускной способностью 2×160 Мбит/с в дуплексном режиме. Однако приобретение такого оборудования затруднено действующим эмбарго, и возможность применения подобных комплексов в оборонных системах сомнительна. Поэтому этот путь бесперспективен, хотя и допустим в ситуации, когда ничего иного уже не остается. Но гораздо целесообразнее строить вычислительные системы на основе собственных архитектурных и конструкторских решений, на отечественной элементной базе. Объективных ############################################################################################################## преград тут нет. Но ведь для этого нужны деньги, и немалые. А все говорят, что государство выделяет недостаточно средств на вычислительную технику. Это заблуждение. Денег выделяют достаточно. Другой вопрос — как их тратить. ###################################################### Сейчас огромные средства расходуют не оптимально, вкладывают в заведомо нереализуемые проекты. В значительной мере это происходит из-за того, что утеряна преемственность разработок, не используется огромный опыт еще отчасти сохранившихся коллективов и специалистов. А этот опыт стоит очень дорого. ############################## Кроме того, военные заказы следует выполнять на отечественной элементной базе. К сожалению, на рынке она не выдерживает никакой конкуренции. Но чтобы развивать технологию элементной базы, необходимо продукцию продавать — иначе откуда возьмутся деньги? А продавать ее можно только в составе конкурентоспособных систем. Ответственно утверждаю, что нет принципиальной разницы — на одной или пяти микросхемах будет реализован процессор для таких комплексов, как С-300 или С-400. ######################################################################################################## В любой системе процессор — это около 10% оборудования. От того, что в зарубежных системах одна плата памяти, а у нас — две, ничего не изменится. Лучше реализовать процессор на трех-пяти ###################################################################################### ИС вместо одной, но зато на своих, и так, как этого требует система. Для большинства систем управления такое увеличение объема оборудования вычислительных средств, а также его веса и потребляемой энергии практически не скажется на характеристиках. Я уже говорил, что мы в состоянии создавать суперкомпьютеры, ############################################# не уступающие по производительности американским, даже если прекратятся зарубежные поставки процессоров.Еще раз повторю: для развития отечественной вычислительной техники и ее форпоста — высокопроизводительных систем - необходимо соблюдение трех условий: применение отечественной элементной базы, ################################ проведение разработок на конкурентной основе, преемственность поколений. Всеволод Сергеевич, спасибо за содержательную беседу. Надеюсь, что наш разговор — не последний. Успехов Вам в вашей работе. С В.Бурцевым беседовал И.В. Шахнович Оригинал статьи: http://electronics.ru/590.html http://www.ipmce.ru/about/press/history/electronic42000/
milstar: www.module.ru http://www.module.ru/ruindex.shtml Лицензирован российский процессор Российская компания НТЦ “Модуль” (www.module.ru) предоставила германскому подразделению фирмы Fujitsu (Fujitsu Microelectronics Europe GmbH) лицензию на ядро процессора NeuroMatrix Core, ориентированное на применение в системах обработки сигналов и на построение нейронных сетей. Оно может использоваться в различных мультимедийных и телекоммуникационных устройствах (например, в декодерах MPEG-4). Подразделение Fujitsu получило неисключительные права на использование NeuroMatrix Core на территории ЕС (патентная лицензия на 4 года). Сумма контракта не объявлена, но подобные соглашения обычно стоят от 250 тыс. до 1 млн. долл. плюс отчисления от продаж.Лицензирован российский процессор Российская компания НТЦ “Модуль” (www.module.ru) предоставила германскому подразделению фирмы Fujitsu (Fujitsu Microelectronics Europe GmbH) лицензию на ядро процессора NeuroMatrix Core, ориентированное на применение в системах обработки сигналов и на построение нейронных сетей. Оно может использоваться в различных мультимедийных и телекоммуникационных устройствах (например, в декодерах MPEG-4). Подразделение Fujitsu получило неисключительные права на использование NeuroMatrix Core на территории ЕС (патентная лицензия на 4 года). Сумма контракта не объявлена, но подобные соглашения обычно стоят от 250 тыс. до 1 млн. долл. плюс отчисления от продаж. http://itmscw.blogspot.com/2008/03/blog-post_26.html
milstar: Создание суперкомпьютеров входит в число перспективных инновационных проектов, необходимых для масштабной технологической модернизации страны. Всего на эти цели правительство России планирует выделить около 620 миллиардов рублей. ...Один из самых высокотехнологичных компьютеров в России способен выполнять до 420 триллионов операций в секунду. http://www.rian.ru/video/20091125/195535276.html
milstar: Core Processor http://www.aviationtoday.com/av/issue/cover/1067.html Hosting the mission systems software is the JSF's electronic brain, the ICP. Packaged in two racks, with 23 and eight slots, respectively, this computer consolidates functions previously managed by separate mission and weapons computers, and dedicated signal processors. At initial operational capability, the ICP data processors will crunch data at 40.8 billion operations/ sec (giga operations, or GOPS); the signal processors, at 75.6 billion floating point operations (gigaflops, or GFLOPS); and the image processors at 225.6 billion multiply/accumulate operations, or GMACS, a specialized signal processing measure, reports Chuck Wilcox, Lockheed's ICP team lead. The design includes 22 modules of seven types: * Four general-purpose (GP) processing modules, * Two GPIO (input/output) modules, * Two signal processing (SP) modules, * Five SPIO modules, * Two image processor modules, * Two switch modules, and * Five power supply modules. The ICP also will have� "pluggable growth" for eight more digital processing modules and an additional power supply, Wilcox adds. It uses commercial off-the-shelf (COTS) components, standardizing at this stage on Motorola G4 PowerPC microprocessors, which incorporate 128-bit AltiVec technology. The image processor uses commercial field programmable gate arrays (FPGAs) and the VHDL hardware description language to form a very specialized processing engine.The ICP employs the Green Hills Software Integrity commercial real-time operating system (RTOS) for data processing and Mercury Computer Systems' commercial Multi-computing OS (MCOS) for signal processing. Depending on processing trades still to be made in the program, the JSF also could use commercial RTOSs in sensor front ends to perform digital preprocessing, according to Baker. The display management computer and the CNI system also use the Integrity RTOS. COTS reduces development risk and� ensures an upgrade path, according to Ralph Lachenmaier, the program office's ICP and common components lead. Tying the ICP modules together like a backplane bus and connecting the sensors, CNI and the displays to the ICP is the optical Fibre Channel network. Key to this interconnect are the two 32-port ICP switch modules. The 400-megabit/sec IEEE 1394B (Firewire) interconnect is used externally to link the ICP, display management computer and the CNI system to the vehicle management system. Low-level processing will occur in the sensor systems, but most digital processing will occur in the ICP. The radar, for example, will have the smarts to generate waveforms and do analog-to-digital conversion. But the radar will send target range and bearing data to the ICP signal processor, which will generate a report for the data processor, responsible for data fusion. Radar data, fused with data from other onboard and offboard systems, then will be sent from the ICP to the display processor for presentation on the head-down and helmet-mounted displays.
milstar: Otechestwennaja EWM dlja NIOKR www.vniief.ru 30 марта 2010 года в Госкорпорации "Росатом" состоялась передача ОАО "Компания "Сухой" первой компактной суперЭВМ с российским программным обеспечением производительностью 1 Терафлопс (1 трлн. операций в секунду), разработанной ФГУП "РФЯЦ-ВНИИЭФ" в рамках проекта по созданию суперкомпьютера. По словам генерального директора Госкорпорации "Росатом" Сергея Кириенко, "система стартовала, первый аппарат передан компании "Сухой", у нас четко синхронизирован график дальнейших работ. Пока идем четко в графике, который определен президентской программой". Создание во ФГУП "РФЯЦ-ВНИИЭФ" первого образца компактной суперЭВМ - результат работ первого этапа проекта, на следующем этапе планируется начать мелкосерийное производство таких ЭВМ. ########################################## Оснащение ведущих предприятий высокотехнологичных отраслей промышленности компактными суперЭВМ с программным обеспечением является важной составляющей проекта по созданию базового ряда суперкомпьютеров различной производительности. Компактная суперЭВМ является универсальным аппаратно-программным комплексом для высокопроизводительных вычислений и не требует для эксплуатации дорогостоящих инженерных систем. Она имеет низкие энергопотребление и шумовые характеристики. Стоимость одной суперЭВМ, по словам директора ФГУП "РФЯЦ-ВНИИЭФ" В.Е. Костюкова, составляет 1,6 млн рублей ########################################################### и может заменить порядка 50 стандартных компьютеров. Такая вычислительная система будет представлять собой повседневный инструмент ################################################################################################ основной массы конструкторов и технологов для проведения многовариантных модельных расчетов для получения оптимальных конструкторских и технологических решений при проектировании деталей и узлов сложных технических систем. Как пояснил генеральный директор Компании "Сухой" М.А. Погосян, такие аппараты позволят решать задачи гражданской авиации, связанные с чрезвычайными ситуациями, такими например, как посадка с убранными шасси. С помощью суперЭВМ можно моделировать газодинамические процессы с учетом прочности, исследовать аэродинамику, многокомпонентную, многофазную фильтрацию - к этим работам можно будет приступать уже в текущем году. В 2011 году можно будет начинать обсчитывать модели гидродинамики, турбулентного перемешивания, упругопластического деформирования, разрушения, а модели по акустике и тепломассопереносу - в 2012 году. В итоге таких наработок Росатом планирует собрать ценную базу данных по всем этим направлениям исследований, что позволит авиастроителям уже с 2012 года приступить к комплексному имитационному моделированию. В соответствии с решением Комиссии при Президенте Российской Федерации по модернизации и технологическому развитию экономики от 22 июля 2009 года, Госкорпорации "Росатом" поручено реализовать проект "Развитие суперкомпьютеров и грид-технологий". В рамках реализации проекта предполагается разработка базового отечественного программного обеспечения для имитационного моделирования на суперЭВМ и внедрение его в деятельность предприятий различных отраслей промышленности. До конца текущего года ФГУП "РФЯЦ-ВНИИЭФ" изготовит и передаст производителям 14 суперЭВМ. Среди пользователей будут предприятия атомной отрасли (прежде всего проектные институты - "Гидропресс", ОКБМ Африкантов, ИБРАЭ РАН, инжиниринговые компании - СПБАЭП), предприятия Роскосмоса, КАМАЗ, а также авиастроительное объединение НПО "Сатурн".
milstar: Awtor predpolagaet ,chto pri nalichii zelanija sos storoni politicheskogo i woennogo liderstwa w Rossii wpolne mozno sdelat' 1-6 mln gater dostatochno dlja implementazii vektoronogo processora s velichinoj vektornix registrow sootw. programme Radiation-Hardened ASICs www.baysystems.com Radiation-Hardened ASICS BAE Systems' advanced technologies enable the manufacture of true system-on-a-chip products. BAE Systems is proud to offer customers a complete, state-of-the-art solution for any future space processing needs. BAE Systems offers foundry services with application-specific integrated circuit (ASIC) products that employ different technologies to address varied customer needs. All of the products are compatible with a wide variety of commercially available design tools, and feature circuit libraries with <1E-10 upsets per bit-day SEU immunity. In addition, an expanding set of synthesizable, reusable cores are available to increase design productivity and lower risk. BAE Systems also offers ASIC design services for customers who prefer or need to outsource ASIC development. The 0.25 µm R25 ASIC products provide high-performance, high-capacity ASIC solutions to the space market. This is a standard cell offering that delivers excellent performance, power, and density to users whose total-dose radiation requirements fall into the 200 krad (Si) range, using R25 complementary metal oxide semiconductor (CMOS) technology. The 0.25 µm RH25 structured ASIC is a family of 3.3 V structured ASICS that can be customized with only three unique mask levels, greatly reducing mask cost and fabrication time. This offering addresses requirements up to 1 Mrad (Si), using the Manassas Semiconductor Center RH25 technology. The 0.15 µm RH15 ASIC and structured ASIC provide start-of-the-art density, power, and performance to the user community. The RH15 ASIC offering is a full standard cell library capable of handling ASICs up to 15 million gates. The RH15 structured ASIC provides a three-mask programmable offering that greatly reduces mask cost and fabrication time while still meeting the needs for low power and high performance. BAE Systems offers a full range of design and test services, with multiple entry points into the process. Our packaging technologies include wirebond, C4 and flipchip, ceramic leadless chip carrier, ceramic quad flat pack, ceramic column grid array, and plastic ball grid array. TECHNOLOGY SUMMARY R25 (Standard cell) 2.5 V core, 3.3 V I/O 0.25 mm devices 4 to 6 level metal Bulk CMOS 200 krad TID 6 M gates maximum RH25 (Structured) 3.3 V core, 3.3 V I/O 0.25 mm devices 4 to 6 level metal Bulk CMOS 1 mrad TID 1 M gates maximum Family of masterslices RH15 (Standard cell) 1.5 V core, 3.3 V I/O 0.15 mm devices 4 to 6 level metal Bulk CMOS 1 mrad TID 4 M gates maximum Mixed signal offering RH15 (Structured) 1.5 V core, 3.3 V I/O 0.15 mm devices 4 to 6 level metal Bulk CMOS 1 mrad TID 15 M gates maximum Family of masterslices For more information, please contact: Tim Scott 9300 Wellington Road Manassas, Virginia 20110 Tel: +1 703 367 4615 timothy.scott@baesystems.com
milstar: Stoikie k radiazii rossijskie IS W mastabax idej "nanotexnologow " i "geterostruktur" -10 mln $ meloch' ,a dlja kompanii nize postawschika Arzamas-16 ochen' prilichnaja summa ,kak i dlja razrabotchika otechestwennix OY Prokopenko /FGUP Pulsar/ Перспективы развития ОАО «НПП «Сапфир» в 2010 году: ОАО «НПП «Сапфир» планирует: 1. Продолжать свою научную деятельность в области приборных разработок: завершить ОКР «Сенокос» – «Разработка датчиков ускорений на основе современных технологий микроэлектроники и микромеханики на основе КМОП КНС» для создания серии прецизионных микроэлектронных акселерометров с частотным выходом, предназначенных для навигационных систем военного применения, устойчивых к специальным видам воздействия (выполняется в интересах Минобороны РФ); ################################################################################### продолжить проведение работ по ОКР «Визир 2» – «Исследование возможности создания приемников оптического излучения стойких к воздействиям дестабилизирующих факторов». Общий объем финансирования по данным ОКР составляет 3, 8 млн. рублей. В области производства: изготовить и поставить (включая ранее выпущенные) 95 485 штук БИС КНС, в том числе на полимидном носителе 92 131 штуку, корпусных 3 354 штуки, с общим объемом реализации их на сумму свыше 383 млн. 523 тыс. 296 руб. (включая НДС) при условии стабильности поставки качественных кристаллов; получить дополнительные заказы от ФГУП «НПО Автоматики» (г. Екатеринбург), ФГУП РФЯЦ-ВНИИЭФ (г. Саров) и других организаций ######################################################################################### приблизительно на 4 000 штук БИС КНС на сумму 16 000 000 руб. (включая НДС); изготовить и поставить БИС серии 1470 в количестве 4 000 штук на сумму 6 млн. 879 тыс. 400 руб. (с учетом НДС). Использовать результаты, полученные по завершении работ в области повышения качества выпускаемых микросхем: по итогам ОКР «Сток» – внедрить в технологический процесс изготовления микросхем комплексную систему мер защиты КМОП БИС КНС от воздействия статического электричества на стадиях их производства, транспортировки, применения; по итогам ОКР «Маска» провести комплекс организационно-технических мероприятий по подготовке ОАО «НПП «Сапфир» к выпуску микросхем серий 1825, Б 1825, Б 1620 с индексом «ОСМ»; по итогам ОКР «Автоматика 4-С», внедрить технологический процесс сборки БИС серии 1470 в производство с целью выполнения заказа ЗАО «ВЗПП – Микрон». http://www.sapfir.ru
milstar: Продолжая работу в интересах Министерства обороны Российской Федерации, ИМВС РАН - ЗАО «МЦСТ» было и сейчас является основным исполнителем Государственного оборонного заказа в части создания высокопроизводительных микропроцессоров и вычислительных комплексов для систем вооружения ПВО, РКО, ВМФ, ВВС страны (при модернизации системы ПВО С-300, в новой системе ПВО С-400, системах раннего предупреждения, гидролокационных комплексах новых подводных лодок и др.). ................ В письме заместителя начальника вооружения Вооруженных сил РФ Н.А. Баранова Президенту РАН академику Ю.С. Осипову утверждается, что ИМВС РАН совместно с «МЦСТ» в рамках Государственного оборонного заказа реализовал и выполняет ряд важнейших проектов, в частности: 1. разработан вычислительный комплекс «Эльбрус-90микро»; 2. успешно ведется работа над созданием микропроцессора «Эльбрус» отечественной архитектуры на базе технологии 0,13 мкм и вычислительного комплекса «Эльбрус-3М» на его основе, что позволит более чем на порядок увеличить производительность систем, разрабатываемых в интересах Минобороны РФ. .................................... Проведенные дополнительные проверки подтвердили возможность эффективного исполнения на ВК «Эльбрус-3М1» программных систем, принятых на вооружение МО РФ. В рамках демонстрации производительности ВК «Эльбрус-3М1» было продемонстрировано решение задач, представленных для государственных испытаний различными организациями (4 ЦНИИ МО РФ, НПО «Алмаз», НИИРП, ОАО «Концерн «Океанприбор», ФГУП «НИИАА им. академика В.С. Семенихина», ЦНИИ «Комета», ФГУП «НИИТП», ОАО «Концерн «Моринформсистема-Агат»). При выполнении задач пользователей в однопроцессорном режиме на ВК «Эльбрус-3М1» (300 MГц) зафиксировано ускорение времени работы задач в среднем в 5,20 раза относительно ВК «Эльбрус-90 микро» (500 MГц) и 1,44 раза относительно Pentium 4 (1,4GHz). ------------------------------------------------------------- Заведующий лабораторией, член ученого совета Рябцев Ю.С. д.т.н., профессор, лауреат Ленинской и Государственной премий http://www.za-nauku.ru/index.php?option=com_content&task=view&id=631 http://www.mcst.ru/ w stadii razrabotki http://www.mcst.ru/b_8-9.shtml
milstar: Особый интерес у участников семинара вызвали интегральные микросхемы для тяжелых условий эксплуатации «Алдан», предназначенные для военного, аэрокосмического и промышленного оборудования, эксплуатирующегося в жестких условиях. Семейство «Алдан» включает в себя: АЦП/ЦАП, микросхемы программируемой логики с архитектурой CPLD и FPGA, высокопроизводительный 32-разрядный контроллер с интегрированной периферией, микросхемы динамической (SDRAM), статической (SRAM), FLASH-памяти и шинную логику. Первые образцы микросхем семейства «Алдан» поступят в серийное производство в 2007 — 2008 гг. http://www.ipmce.ru/about/press/popular/redstar221206/
milstar: Сам комплекс ПВО С-300П разрабатывался под руководством Бориса Васильевича Бункина, который был очень высокого мнения о работах Лебедева и Бурцева. Бурцев вспоминал, как однажды на полигоне Бункин отчитывал своих разработчиков за большое число отказов в работе цифровой техники, а в ответ на их оправдания и ссылки на недостаточную надежность интегральных схем заметил: «Все интегральные схемы одинаковые, однако, у вас они отказывают, а у вычислителей (из ИТМиВТ) отказов нет». С появлением новой элементной базы в середине 80-х годов для системы С-300П были разработаны программно совместимые с первыми моделями серии ЭВМ 5Э265 × 5Э266 (также уменьшенный в габаритах и по объему памяти вариант), ставшие самыми массово выпускаемыми вычислительными машинами СССР. Всего было выпущено около 1,5 тыс. экземпляров. http://www.ipmce.ru/about/press/history/opensys92007/
milstar: В России в области создания суперкомпьютеров стратегического назначения работы ведутся только в ОАО «НИЦЭВТ». ? http://www.nicevt.ru/appliedworks/97/ Анализ, проведенный в соответствии с постановлением НТС ВПК, показал, что реально восстановить кооперацию организаций ИТМиВТ им. С.А. Лебедева РАН, НИЦЭВТ, ИНЭУМ, НИИСИ РАН и ИПМ им. М.В. Келдыша РАН. http://www.ipmce.ru/about/press/interview/rdcnews07062008/
milstar: В настоящее время создается система на кристалле «Эльбрус-S» с проектными нормами 90 нм и с производительностью: а) при решении задач сигнальной обработки: на 8 разрядных операциях – 37 млрд. оп/с; на 16 разрядных операциях – 20 млрд. оп/с, б) при обработке полноформатной информации: на 64 разрядных операциях (смешанные вычисления) – 10 млрд. оп/с; на 32 разрядных операциях (смешанные вычисления) – 15 млрд. оп/с. Приведенные результаты позволяют выделить стратегические направления, по которым будет направлено дальнейшее развитие эльбрусовской серии микропроцессоров и вычислительных комплексов. Перспективы развития российской высокопроизводительной микропроцессорной техники серии «Эльбрус» А.К.Ким, Генеральный директор ОАО «ИНЭУМ им. И.С. Брука» http://www.ineum.ru/download/persp.doc В планах совместных работ ОАО «ИНЭУМ им. И.С. Брука» и ЗАО «МЦСТ» на ближайшие годы переход к использованию технологических норм 90 нм, на базе которых должны быть созданы 4-ядерная микросхема (система на кристалле) «МЦСТ-4R» с тактовой частотой 1 Ггц и интегрированная система на кристалле для применения в комплексах обработки радиолокационной информации, включающая универсальные процессорные ядра и процессорные ядра класса DSP. На следующем этапе предстоит реализация 8-ядерной системы на кристалле с использованием технологических норм 65 нм. Стратегия развития ОАО «ИНЭУМ им. И.С. Брука» на период до 2015 года Создание технологий проектирования и производства уникальных отечественных микропроцессорных систем и высокопроизводительных вычислительных комплексов для оснащения Вооруженных Сил и других силовых ведомств современным радиоэлектронным вооружением. Развитие производственных мощностей (контрактное производство), средств автоматизированного проектирования и стендово-экспериментальной базы для сокращения сроков и повышения качества проектирования современных многоядерных систем на кристалле, средств промышленной автоматизации и расширения номенклатуры конкурентоспособной продукции ОАО "ИНЭУМ им. И.С. Брука". Создание современного дизайн-центра, организация эффективного взаимодействия с зарубежными и отечественными фабриками - производителями СБИС с проектными нормами 90 нм, а в перспективе - 65 нм и 45 нм. Разработка инновационных проектов и технологий для обеспечения проектирования и производства конкурентоспособной радиоэлектронной продукции для внутреннего и внешнего рынков http://www.ineum.ru/institute.html
milstar: srawnenie processorow Sun open architectur http://www.mcst.ru/hardware.shtml МЦСТ-R500S (1891ВМ3, техпроцесс 0.13 мкм, 2 ядра, 500 МГц, 45 млн транзисторов, 81 мм²) 2008 Эльбрус E2K (1891ВМ4Я, техпроцесс 0.13 мкм, 300 МГц, 50 млн транзисторов, до 23 инструкций за такт) 2007 Разрабатываемые микропроцессоры: Эльбрус-S с архитектурой Е2К VLIW/EPIC (техпроцесс 0.09 микрон, 500 МГц, 90 млн транзисторов, 190 мм²). 2009 МЦСТ-4R (техпроцесс 0.09 микрон, 4 ядра, 1 ГГц, около 150 млн транзисторов, около 100 мм²) Для использования в мобильных устройствах и встраиваемых системах. The Japanese firm revealed its latest supercomputer CPU offering at "Fujitsu Forum 2009." It claimed the chip is capable of crunching through an astounding 128 Billion computations per second, 2.5 times faster than Intel's current best performer. This makes Fujitsu the first Japanese firm in a decade to snatch the lead in raw CPU performance. -------------------------------------------------------- The little beauty has aptly been dubbed “Venus,” a much sexier name than its rather more nerdy technical moniker “SPARC64 VIIIfx." Fujitsu says its prototype still in development is fabbed on 45nm process technology and has eight cores plus an integrated memory controller spread across just two square centimetres. http://www.theinquirer.net/inquirer/news/1137342/fujitsu-unveils-world-s-fastest-cpu 1.Fujtsu 128 gflop 64 bit ,45nm ,8 core ,200 kw .mm -2009 god ,prototyp w razrabotke ******************************************************************* 2. MCST ,postawschik s-400/s-500 i vozmozno FSB W razrabotke kak i fujitsu ********************** http://www.mcst.ru/b_8-9.shtml Elburs -S КМОП 0.09 мкм (w 2 raza xuze chem fujitsu ) ,odno jadro ,500 mgz ,4 gflop 64 bit ,190 mm, 90 mln tr. ********************************************************************************************** 1. Po skorosti dlja S-500 dostatochno(mozno zaparalelit*) fujitsu verojatno bolee wisokjaja chastota ,8 jader i bolsche potr moschnsot* 2. Boewaja ystojschiwost* - a. polnostju izgot. i mod. w Rossii b. ostalnoe neizwestno 8ne publ. informazija) ,w ljubom sluschae lutsche Intel (originalno pod window) processor SPARK originalno pod Unix Solaris .Naibolee ystojschiwaja versija ispolzowalas* na kosm .stanzii Solaris Thrust ****************************** The SPARC architecture has been licensed to many companies who have developed and fabricated implementations such as: Afara Websystems Bipolar Integrated Technology (BIT) C-Cube Cypress Semiconductor Elbrus Fujitsu and Fujitsu Microelectronics HAL Computer Systems Hyundai LSI Logic Magnum Semiconductor Metaflow Technologies Prisma Ross Technology Parsé Semiconductor Co. Scientific Atlanta Solbourne Computer Weitek http://en.wikipedia.org/wiki/SPARC Microprocessor Elbrus-PF, projected 2011. 65 nm technology, 8 cores VLIW/EPIC processor. With the transition to 45 nm technology, this processor will have a clock frequency of 2 GHz, and will used in servers with a performance of 8 TFLOPS. This processor will be used to build a supercomputer with PFLOPS performance. http://en.wikipedia.org/wiki/Elbrus_(computer)
milstar: В 2009 году завершается разработка микропроцессора «Эльбрус-S» (техпроцесс – 90 нм, тактовая частота – 500 МГц), представляющего собой систему на кристалле. В него встроены каналы доступа в память, включая контроллеры DDR2 с общей пропускной способностью 8 Гбайт/с, а для создания многопроцессорных систем на общей памяти – три дуплексных канала когерентного обмена с другими процессорами и канал доступа к внешним устройствам. Пиковая производительность микропроцессора возрастет пропорционально тактовой частоте, а производительность на реальных задачах – в два раза по сравнению с микропроцессором «Эльбрус». Параллельно начата реализация гибридного микропроцессора, содержащего два ядра с архитектурой «Эльбрус» и четыре специализированных ядра для обработки сигналов (техпроцесс – 90 нм, тактовая частота – 600 МГц). Пиковая производительность этого микропроцессора превысит 30 GFLOPS. В планах МЦСТ – освоить технологические нормы 65, 45 и 32 нм, поднять тактовую частоту микропроцессора выше 2 ГГц и увеличить число ядер в нем до 16. Это позволит получить универсальный микропроцессор терафлопного диапазона, а за счет развития линии гибридных микропроцессоров поднять производительность еще на порядок. При проектировании предполагается использовать технологию энергосбережения. http://www.osp.ru/os/2009/02/7314081/ Владимир Волконский, Федор Груздов, Александр Ким, Юлий Сахин (volfgkimyuli@mcst.ru) –сотрудники ОАО «ИНЭУМ им. И.С. Брука» и ЗАО «МЦСТ» (Москва). Awtor postinga schitaet vektornie processori fundamentalno bolee prawilnim rescheniem Ljuboj processor xoroscho ymnozaet i skladiwaet i ne ljubit delit* Vektornie registri w kombinazii s multiple pipeline No est Elbrus -SUN,on oprobowan w S-400/500 i wozmoznow 100 EWM dlja FSB ,toze podojdet raznei versii dlja S-500, mozet dlja NIIP AFAR ,mobilnogo terminala i tak dalee
milstar: Tem ze putem .. Fujitsu ... MCST dlja srawnenija NEC SX-9R -odnoprocessornij vektornij bolee 100 gigaflop na odnom chipe(0.065 nm) ,fujitsu na odno mchipe 8 core 128 gigaflop SUN SPARK (0.043 nm) Bei seinen neuen Sparc64 VIIIfx CPUs setzt Fujitsu auf eher geringe Taktfrequenzen in Kombination mit einem moderaten Stromverbrauch und großem Cache. Die neuen Chips arbeiten den Angaben des Unternehmens zufolge mit 2 Gigahertz pro Kern und verfügen über 5 Megabyte Level2-Cache. Bei einer Leistungsaufnahme von 58 Watt sollen so ganze 128 GigaFLOPS Rechenleistung erreicht werden. Die CPUs arbeiten mit dem Sparc9-Befehlssatz, es wird jedoch eine Supercomputing-Erweiterung namens HPC-ACE eingesetzt. opisanie Fujitsu na 350 str. http://img.jp.fujitsu.com/downloads/jp/jhpc/sparc64viiifx-extensions.pdf opisanie NEC SX- 9 http://www.necam.com/sx/Collateral/nec_sx9_brochure.pdf
milstar: http://www.nec.co.jp/techrep/en/journal/g08/n04/g0804mo.html#name3-1
milstar: Фабрика 90-нм "Микрон" (который является частью концерна "Ситроникс", контролируемого АФК "Система"), по словам Борисова, сегодня фактически запущена. ############################ Для этого АФК "Система" получила не только кредит ВЭБа размером в 230 миллионов долларов, но и привлекла в начале июля этого года 6,5 миллиардов рублей Госкорпорации "Роснано". Cnews сообщает со ссылкой на пресс-службу АФК "Система", что там знают об идее объединения предприятий, но официальных предложений пока не получали. Анонимные комментарии представителя "Микрона" сводятся к следующему: вопрос объединения двух предприятий давно лежал на поверхности; российский рынок микроэлектроники слишком мал для двух игроков; объединение предприятий устранит внутреннюю конкуренцию на нём, но конкуренция с зарубежными игроками неизбежна. Что касается проекта фабрики 90-нм "Ангстрема", то его реализацию считают затянувшейся. Зеленоградский "Ангстрем-Т", входящий в группу "Ангстрем", заложил 100% акций для получения кредита ВЭБа в 815 миллионов евро в начале 2008 году для покупки линии AMD по производству чипов размером 130 нм. А в конце июня 2009 этот проект получил одобрение научно-технического совета "Роснано", где порекомендовали профинансировать его на 190 миллионов евро. Строительство завода для этой линии пока не завершено. Дмитрий Милованцев, председатель совета директоров "Ангстрем", считает возможным начать объединение двух предприятий с объединения продуктовых линеек и создания совместных продуктов, а в дальнейшем объединиться и на уровне производств чипов в 64-45 нм, как пишет Cnews. В понедельник, 27 июля, представители "Ангстрема" и "Микрона" будут обсуждать вопрос полного объединения своих активов в Минпромторге, по информации от анонимного представителя министерства. Полный текст статьи: "Правительство решило слить "Ангстрем" и "Микрон"" (Cnews.ru, 25.07.2009) Добавим, что двумя днями позже свои публикации теме объединения "Микрона" и "Ангстрема" посвятили "Ведомости" ("Чипу спешат на помощь") и "Газета" ("Один завод хорошо, два — хуже"). "Минпромторг обсуждал возможность объединения микроэлектронных производств с АФК "Система" (контролирующий акционер "Ситроникса") и "Ростехнологиями" (через "Росэлектронику" владеют 25% "Ангстрема"), но пока никаких конкретных схем или предложений не было", - цитируют "Ведомости" менеджера госкорпорации и близкий к АФК источник. И добавляют со ссылкой на слова Юрия Борисова, что на первом этапе государство может стать доминирующим собственником объединенных активов. Идея такого объединения уже пережила неудачные попытки реализации: в мае в интервью "Ведомостям" гендиректор госкорпорации Сергей Чемезов рассказал, что совладелец АФК "Система" Владимир Евтушенков уже предлагал "Ростехнологиям" "объединиться" с "Ситрониксом" (сам Евтушенков это опроверг). "Планы объединения с "Ростехнологиями" были и у "Ангстрема" и его владельца Сергея Веремеенко, но сделка не состоялась", - пишет издание. Информацию о планах правительства дополняет "Газета": "В Минпромторге считают, что производства "Ангстрема" и "Микрона" целесообразно развести по времени и технологическим нормам. "Скажем, один сосредоточить на освоении технологий на 90 нм, а второй пустить на перспективу от 90 нм", — заявил Юрий Борисов". Zelenograd.ru получил комментарий идеи слияния в пресс-службе АФК "Система" - краткий и достаточно неопределенный: "Мы в курсе идеи, которая обсуждается в правительстве. Всё обсуждение идет пока на самых ранних стадиях. Говорить о конкретных фабриках и активах, которые могут быть слиты, еще очень рано – до конкретных решений еще очень далеко". Несколько более подробно прокомментировал ситуацию пресс-секретарь концерна "Ситроникс" Сергей Филиппов: - О конкретике пока говорить рано. Правительство ставит целью восстановление отрасли российской микроэлектроники. Объединение "Ангстрема" и "Микрона", восстановление некой производственной цепочки может быть только одним из инструментов в достижении этой цели. Мы в курсе этой идеи и вместе с коллегами из правительства участвуем в процессе выработки и обсуждения механизмов, который идет в настоящее время. У нас проходят рабочие встречи по этому поводу, но, думаю, что ожидать каких-то судьбоносных решений от них преждевременно. - Может ли объединение реализоваться как присоединение "Ангстрема" к "Ситрониксу"? - Планы, которые разрабатываются в правительстве, мы не можем комментировать. Мы можем говорить только о том, что развитие "Микрона" оказалось успешным, причем настолько, что сейчас мы видим два его результата. Первый – в том, что правительство признает "Микрон" лидером отрасли, и сегодня консолидация может происходить только на его базе, поскольку "Микрон" оказался передовым с точки зрения технологий и готовности кадрового состава. Второй результат – в том, что Госкорпорация "Роснано" поддержала нашу программу строительства фабрики по производству микросхем 90 нм, фактически признав "Микрон" наиболее подходящим партнером. Сейчас мы продолжаем спокойно работать над проектами "Микрона" в соответствии с тем стратегическим планом, который уже утвержден. Никаких изменений в нём не предвидится. Елена Панасенко / Zelenograd.ru, 06.08.2009 http://www.zelenograd.ru/news/view.php3?id=3786
milstar: Группа компаний "Ангстрем" планирует в октябре 2011 года запустить новую линию по производству радиационно-стойкой электронно-компонентной базы (ЭКБ) по технологии "кремний на сапфире" с топологическим размером 0,35-0,25 микрон на пластинах диаметром 200 миллиметров. Как сообщил РИА Новости директор по связям с общественностью ООО "Группа "Ангстрем" Алексей Дианов, расчетная стоимость нового проекта, получившего название "Ангстрем-плюс", включая проектирование и строительство новой линии, составляет 1,3 млрд. рублей. Проект будет финансироваться на паритетных условиях акционерами "Ангстрема" и государством. Предполагается, что в результате доля государства в "Ангстреме" составит около 40%. Сейчас государство контролирует 25% ОАО "Ангстрем" через ОАО "Российская электроника", входящее в Ростехнологии. Проект уже одобрен научно-техническим советом Минпромторга. Его бюджетное финансирование на 2011-2012 годы будет осуществляться в рамках ФЦП "Развитие ЭКБ и радиоэлектроники". Мощность нового производства составит 50 тысяч пластин диаметром 200 мм в год. При производстве будут использоваться только российские технологические материалы. Радиационно-стойкая ЭКБ применяется для: оборудования космической связи и навигации, инфраструктуры атомной промышленности, в других отраслях, где необходима элементная база, устойчивая к серьезным внешним воздействиям. Сейчас "Ангстрем" производит такую ЭКБ с топологическим размером 0,8 микрон на пластинах диаметром 150 мм. В настоящее время "Ангстрем" начал проектирование "чистых комнат" и необходимой инфраструктуры, которое, по расчетам компании, завершится в ноябре. Строительство планируется завершить к маю 2011 года, а запуск производства намечен на октябрь. По словам Дианова, проект поддержан также Роскосмосом, предприятия которого рассчитывают с помощью нового производства "Ангстрема" полностью закрыть свои потребности в современной радиационно-стойкой ЭКБ. http://www.i-mash.ru/news/nov_predpr/9816-angstrem-gotovit-k-zapusku-novuju-liniju-po.html http://www.rosrep.ru/news/index.php?ELEMENT_ID=3909&SECTION_ID=12
milstar: Ангстрем" делает ставку на новый проект "РБК daily": Cтроительство фабрики "Ангстрема" стоимостью 815 млн евро заморожено. Проект по строительству микроэлектронного производства (чипы 0,13 микрона), который вела компания "Ангстрем", остановлен, пишет сегодня газета "РБК daily". ВЭБ, открывший компании кредитную линию, с началом кризиса прекратил перечислять компании новые транши, сообщил источник, знакомый с ситуацией. Сейчас основную ставку "Ангстрем" делает на новый проект - государство планирует предоставить компании 650 млн руб. на другую линию по производству чипов. Кредитную линию на 815 млн евро ВЭБ открыл весной 2008г. "Ангстрем" успел приобрести у компании AMD лицензии и производственную линию с топологическим размером 0,13 микрона, а также оплатил проектирование будущего производства - на это было потрачено около 300 млн евро. После начала кризиса транши от ВЭБа перестали поступать "Ангстрему". Оборудование, оплаченное заводом, не пересекало границ России, уточняет источник на российском рынке электроники. 5 августа 2010г. стало известно, что "Ангстрем" договорился с Минпромторгом о том, что государство профинансирует строительство новой линии по производству микрочипов, устойчивых к радиации. Новая линия с топологическим размером 0,25-0,35 микрона может быть запущена в октябре 2011г. Расчетная стоимость проекта, включающего проектирование и строительство новой линии, составляет 1,3 млрд руб. По 50% этой суммы вложат в проект акционеры "Ангстрема" (по данным СКРИН, акциями "Ангстрема" владеют "Росэлектроника" - 25%, ЗАО "Коал трейд" - 25%, ЗАО "Контракт финанс групп" - 25% и "Ситроникс" - 10,9%) и государство. Деньги привлекут через допэмиссию акций предприятия: доля государства в акционерном капитале "Ангстрема" увеличится до 40%. Проект получил полную поддержку государства: он был одобрен на заседании научно-технического совета Минпромторга, его поддержали отраслевые предприятия Роскосмоса. В соответствии с поручением замминистра промышленности и торговли Юрия Борисова департамент радиоэлектронной промышленности ведомства рассмотрел и поддержал проект "Ангстрем-плюс", предусмотрев его бюджетное финансирование на 2011-2012гг. в рамках федеральной целевой программы "Развитие ЭКБ и радиоэлектроники", уточняют в "Ангстреме". 06.08.2010, Москва 10:01:19 http://www.rbc.ru/rbcfreenews.shtml?/20100806100119.shtml http://www.rosrep.ru/news/index.php?ELEMENT_ID=3902&SECTION_ID=12
milstar: Среда, 1 сентября 2010г. Раздел: Новости/ Микроэлектроника Версия для печати "Ситроникс" намерен начать выпуск наночипов на полгода ранее запланированного срока - в середине 2011г. ОАО "Ситроникс" намерено начать коммерческий выпуск микрочипов с топологическим размером 90 нанометров в середине 2011г. - на полгода раньше запланированного срока. Об этом сегодня на пресс-конференции в Москве сообщил президент "Ситроникса" Сергей Асланян. Он напомнил, что ранее коммерческий выпуск планировался в конце 2011г. Напомним, "Ситроникс" совместно с государственной корпорацией нанотехнологий ("Роснано") реализует проект запуска серийного производства микросхем на основе наноэлектронных технологий. "В соответствии с нашим инвестиционным соглашением, мы должны были выйти на опытную партию продукции в 2011г. и к концу следующего года выйти на коммерческий запуск. Мы взяли на себя обязательство, согласовав это с "Роснано", о том, что прототип продукции появится до конца этого года, а на коммерческую продукцию мы выйдем в середине следующего года", - заявил С.Асланян. Он пояснил, что выход новых технологий на российский рынок должен быть своевременным. "Сейчас уже есть несколько проектов, где государство как потребитель нуждается в подобных технологиях. Сокращение сроков на полгода - это огромный рывок. Мы понимаем, что данная продукция будет востребована", - отметил президент "Ситроникса". Напомним, в октябре 2009г. Роснано, АФК "Система", "Ситроникс" и завод "Микрон" подписали инвестиционное соглашение с целью запуска серийного производства микросхем на основе наноэлектронных технологий. "Роснано" и "Ситроникс" планируют инвестировать 16,5 млрд руб. в производство интегральных микросхем с топологическим размером 90 нанометров. При этом корпорация вложит в проект 6,5 млрд руб. "Ситроникс" со своей стороны предоставит для выпуска микросхем оборудование завода "Микрон" стоимостью 6,5-7 млрд руб. Кроме того, предполагается привлечение займа "Ситрониксом". Для выпуска чипов 90 нанометров "Ситроникс" приобрел лицензию у франко-итальянской компании STMicroelectronics. В перспективе планируется создать дизайн-центр для проектирования собственных чипов. Чипы 90 нанометров могут использоваться в промышленной электронике, автоэлектронике, цифровом телевидении, навигационных системах ГЛОНАСС/GPS. Также планируется выпускать чипы с расширенной функциональностью для биометрических паспортов и других персональных документов, банковских и социальных карт, SIM-карт и RFID-меток. ОАО "Ситроникс" (ранее концерн "Научный центр") объединяет высокотехнологичные предприятия АФК "Система", владеет рядом технологических компаний России, Украины, Чехии и Греции, которые работают в сфере телекоммуникационных и информационных технологий и микроэлектроники. В состав "Ситроникса" входят чешская компания Sitronics TS (ранее STROM Telecom), греческая Intracom Telecom, а также производители микроэлектроники (НИИМЭ и завод "Микрон", "ВЗПП-Микрон", "Квант", "Квазар-Микро" - бренд "Ситроникс Информационные технологии"), бытовой электроники ("Ситроникс"), индустриальной электроники ("Элакс", "Элион"). ОАО "Ситроникс" обслуживает более 3,5 тыс. клиентов и имеет представительства и филиалы в 32 странах. Чистый убыток ОАО "Ситроникс" по US GAAP за 2009г. по сравнению с показателем 2008г. увеличился в 2,2 раза и составил 119,1 млн долл. Выручка "Ситроникса" в 2009г. снизилась на 27% и составила 1 млрд 24,2 млн долл. против 1 млрд 401,3 млн долл. в 2008г. РБК http://www.rosrep.ru/news/index.php?ELEMENT_ID=3479&SECTION_ID=12
milstar: Srawnenie 1. Vektornij processor ,segodnja tolko NEC SX-9 , rannee Elbrus Burzewa ,Cray 2 nojbrja 2007 officialnoe soobschenie 0.065 microna ,3.2 ghz ,1 chip -1 vektornij processor 100 gigaflop 2.3 Vector Unit The vector unit is composed of the vector operation block and the vector control block. (1) Vector Operation Block The vector operation block has 8 sets of vector pipelines per processor, each of which is composed of the basic operation pipelines with concurrent operation capabilities including the Logical, Multiplication, Add/Shift and Div pipelines (the Multiplication and Add/Shift use 2 pipelines respectively) as well as the Mask and Load/Store pipelines, 16 mask registers with a 64-bit capacity per register and 72 vector registers with 512 bytes capacity per register. With the total capacity of the vector registers adding up to 144k bytes, this block can execute powerful vector operations by running the 48 basic operation pipelines concurrently. http://www.nec.co.jp/techrep/en/journal/g08/n04/080403.html 2. Fujitsu 8 core Venus processor The eight-core processor is code-named Venus and will be manufactured using a 45-nanometer process, Maruyama said, a step up from the 65-nanometer process used for the quad-core Sparc64 VII. 128 gflop . T.e. NEC SX-9 nuzno srawniwat' ne s Venus 0.045 microna (kotorogo esche net promischlenno) ,a s prediduschej model'ju Putem Fujitsu idet i rossijskij Elbrus ( s zapazdiwaniem w texnologii) http://www.fujitsu.com/global/services/computing/server/sparcenterprise/technology/performance/processor.html
milstar: na texnologii 0.065 microna http://img.jp.fujitsu.com/downloads/jp/jhpc/080826HotChips20.pdf na god pozse NEC SX-9 w 2008 y Fujitsu SPARK poluchaetsja 2023 gigaflop na 64 cpu ,kazdoe 4 core 2.5 ghz T.e. wsego 32 gigaflop protiw NEC SX-9 3.2 ghz 1 vektornogo processora na odnom chipe na toj ze texnologii 0.065 micron Fujitsu quad core , 21.31 * 20.86 mm. 600 mln trasistorow ,130 watt ,25.ghz - 32 gigaflop w 2010 Fujitsu anonsirowala 8 core na 0.042 nm -on budet imet 128 gigaflop Linpack sledujuschaja model NEC na 0.042 budet imet 'sootw. bolsche chem 100 gigaflop w 2007 na 0.065 Vektornij processor lutsche (Idei Cray ,Burzewa ) ********************************************
milstar: http://www.rosrep.ru/news/index.php?ELEMENT_ID=3579&SECTION_ID=12 генеральный директор холдинговой компании "Российская электроника" ГК "Ростехнологии" Андрей Зверев ( ? werojatno po analogii -Kamenew ,Zinow'ew i prochie versii) 1.Если говорить о производстве электронных компонентов, то почти все предприятия сосредоточены в Юго-Восточной Азии. Основная причина - дешевизна рабочих рук Dlja srawnenija GDP in PPP per capita Rossija 15100 $ ,Tajwan' 29800 $ *************************************************************** 2. . З.: Ведущие западные компании (Intel, TSMC, ST Electronics и др.) ##### ежегодно вкладывают несколько сотен миллиардов долларов в исследования и разработки. ##### ########################################################################### Готовы ли мы инвестировать такие же суммы? Однозначно - нет. Поэтому широким фронтом мы никого не догоним! Wrat' nexoroscho ############## ... Y Intela obem prodaz wsego 42 mlrd$ , NIOKR primerno 10-12 % % Y TSMC primerno 10 mlrd $ Y STM primerno 11 mlrd $ w god TSMC announced plans to invest US$9.4 billion to build its third 12-inch (300 mm) wafer fabrication facility, which will use advanced 40 and 20-nanometer technologies.[4] It is expected to become operation by March 2012. The facility will output over 100,000 wafers a month and generate $5 billion per year of revenue.[5] http://www.tsmc.com/english/default.htm
milstar: Powtor 5 августа 2010г. стало известно, что "Ангстрем" договорился с Минпромторгом о том, что государство профинансирует строительство новой линии по производству микрочипов, устойчивых к радиации. Новая линия с топологическим размером 0,25-0,35 микрона может быть запущена в октябре 2011г. Расчетная стоимость проекта, включающего проектирование и строительство новой линии, составляет 1,3 млрд руб http://www.rosrep.ru/news/index.php?ELEMENT_ID=3902&SECTION_ID=12
milstar: http://www.militaryaerospace.com/index/display/article-display/6756515657/articles/military-aerospace-electronics/exclusive-content/2010/04/radiation-hardened-electronics.html Radiation-hardened electronics technology remains stable amid steady demand in the space market By John McHale The economic downturn has affected many high-technology markets, but much like the military sector the space electronics market continues to prove resilient. Investment in new designs and new programs are steadily increasing and designers of radiation-hardened electronics (rad-hard) are optimistic midway through 2010 despite the recession and government cutbacks. This has delayed the utilization of Honeywell’s newer technologies and products longer than we had anticipated. However, the first half of this year has seen several new space development programs being awarded, which has resulted in an increase in our 150 nanometer HX5000 ASIC (application-specific integrated circuit) implementations. --------------------------------------- The market seems steady right now and we just came through a unique cycle, which was a result of TSAT being canceled and having the Advanced Extremely High Frequency (AEHF) satellite and other programs still in their procurement phases,” Jordan says. Robotic and deep-space missions for NASA are steady and “the turnover is pretty quick, which gives us buoyancy as well,” Jordan notes. Another program important to Aeroflex is GPS III, which will provide improved Global Positioning System (GPS) satellite navigation worldwide. The industry is also expecting good things once the contract is awarded for Iridium Next, which will offer improved satellite network speeds and bandwidth for cellular service to the military and other users. The contract will go to either Lockheed Martin or Thales Alenia Space, Jordan adds. Space applications have been strong for the last couple years, says Greg Overend sales and marketing manager at MS Kennedy Corp. in Milpitas, Calif. The commercial arena has been driven by high definition TV and the military by classified satellite programs such as GPS III, he adds. The improving market conditions and new programs bode well for designers of rad-hard technology such as field programmable gate arrays (FPGAs), single-board computers (SBCs); memory, integrated circuits, power converters, and other devices. ... The latest trend in radiation-harden electronics is in the area of high speed communications, especially for next generation space applications,” Nootbaar says. “The primary radiation hardened technology that is enabling this trend is Honeywell’s serializer/deserializer (SERDES) product and technology that improves the speed of serial data communication fifty-fold over existing radiation hardened space electronics. “This technology includes both a discreet quad redundant SERDES product and an imbedded application-specific integrated circuit (ASIC) macro,” Nootbaar continues. “These SERDES product and macro allows for communications speeds up to 3.125 gigabytes per second per channel enabling standard communication protocols such as Gigabit Ethernet, 10 Gigabit Ethernet XAUI, and 10 Gigabit Fibre Channel XAUI. “For space applications, we have seen high reuse of existing platforms requiring the need for older products,” Nootbaar continues. “Because of this demand we have maintained our 0.8-micron and 0.35-micron products and processes. This has opened up new opportunities for Honeywell as 5 volt product becomes obsolete, especially for field programmable gate arrays (FPGAs). We have been able to offer 5 volt compliant FPGA translations or obsolete part replacement utilizing our 0.8-micron process. We have successfully completed between 40 and 50 Actel FPGA replacements over the last five years with first pass success on all of the implementations. In addition, approximately one-third of these translations are flying. “We are now starting to see non-radiation hardened military applications seeking the same 5 volt compliant capability for their older programs, especially with respect to ECL capable products,” Nootbaar continues. “Honeywell has been able to develop a proven CMOS based ECL I/O capability for these programs.”
milstar: ad-hard memory In the rad-hard memory arena the main trend is toward larger densities. “Larger density SRAMs and non-volatile memories” are in demand among system integrators, Nootbaar says. “Honeywell has two product development programs to address these requirements. The first program, which is nearing completion, is the development of a 64 megabyte SRAM module. This product uses four of Honeywell’s QML qualified 16 megabyte monolithic SRAMs and stacks them using a low profile die stacking methodology to produce a 64 megabyte SRAM that is the same footprint as the 16 megabyte SRAM. Engineering models are available now, with QML qualified flight units available the second half of this year. “With respect to high density non-volatile memory, Honeywell has a program to develop a 16 megabyte monolithic MRAM (magnetic resistive, random access memory) based upon our success with the 1 megabyte MRAM that is currently available. The 16 megabyte MRAM will read and write like an SRAM, will have radiation assurance of greater than 1 megarad total dose, and capable of maintaining data for greater than 15 years without refresh. Like the 16 megabyte SRAM discuss previously, Honeywell plans to stack this product to create a 64 megabyte MRAM module for FPGA load applications. We are working with major SRAM based FPGA manufacturers to ensure that the design and communication structure is in alignment with their product requirements. Honeywell’s newest memory product is the “4 Megabyte Rad-Tolerant SRAM -- with 300krads total dose,” Nootbaar says. “This is a new product developed by Honeywell that leverages our 150 nanometer process capability along with our silicon on insulator (SOI) process technology to provide a low priced 4 megabyte SRAM product for the larger market that does not need or can afford a 1 megarad product.” ------------------------------------------------------------------------------------------------------------------------------------- The 4 megabyte RT SRAM provides access times of 15 nanoseconds (12 nanoseconds typical) at approximately 25 percent of the price and 20 percent of the active power of Honeywell’s 0.35-micron 4 megabyte SRAM, he adds.
milstar: Radiation hardened by process is still the only demonstrated method for achieving the full range of radiation hardened program requirements,” Nootbaar says. “Honeywell would anticipate hardening by process to continue to be the method at least through 90 nanometer development. Programs continue to adapting commercial technologies using redundancy at the circuit and chip level. “Beyond 90 nanometers, where the cost of capitalizing a 65 nanometer wafer fab or smaller is extremely high compared to earlier geometries, radiation hardening by design such as triple redundancy voting will most likely be the most accepted method,” Nootbaar says. “This will not provide the strategic hardness that is required by some applications, and therefore 90 nanometer and 150 nanometer radiation hardened by process will continue to be utilized for these critical applications. In addition, radiation hardened by design will lose some of the geometry benefits with respect to power and density due to the redundancy and will effectively be equivalent to one generation earlier technology.” For example, 65 nanometer radiation hardened by design would be equivalent to 90 nanometer radiation hardened by process for power and density, he continues. “Therefore, it is believed that the next generation technology beyond 90 nanometer would be radiation hardened by design at the 45 nanometer process node.
milstar: Rad-hard company information Actel, Mountain View, Calif. 650-318-4200 www.actel.com Aeroflex, Colorado Springs, Co. 719-594-8000 www.aeroflex.com/ams Aitech, Chatsworth, Calif. 818-700-2000 www.rugged.com ASIC Advantage, Sunnyvale, Calif. 408-541-8686 www.asicadvantage.com Atmel, San Jose, Calif. 408-441-0311 www.atmel.com BAE Systems, Manassas, Va. 703-361-1471 www.baesystems.com C-MAC Micro Technology, Buckinghamshire, United Kingdom 44 1628 859 680 www.cmac.com Crane Interpoint, Redmond, Wash. 425-882-3100 www.interpoint.com Harris Corp., Melbourne, Fla. 800-4-HARRIS www.govcomm.harris.com Honeywell, Plymouth, Minn. 612-951-1000 www.honeywell.com International Rectifier, El Segundo, Calif. 310-726-8000 www.irf.com Intersil Corp., Milpitas, Calif. 408-432-8888 www.intersil.com Linear Technology Corp., Milpitas, Calif. 408-432-1900 www.linear.com Maxwell Technologies, San Diego, Calif. 877-511-4324 www.maxwell.com Microelectronics Research Development Corp., Colorado Springs, Colo. 719-531-0805 www.micro-rdc.com Micropac Industries, Garland, Texas 972-272-3571 www.micropac.com Modular Devices, Shirley, N.Y. 631-345-3100 www.mdipower.com MS Kennedy, Liverpool, N.Y. 315-701-6751 www.mskennedy.com Peregrine Semiconductor Corp., San Diego, Calif. 858-731-9400 www.psemi.com Radiation Assured Devices, Colorado Springs, Colo. 731-531-0800 http://radiationassureddevices.com Semicoa, Costa Mesa, Calif. 714-979-1900 www.semicoa.com STMicroelectronics, Geneva, Switzerland 41 22 929 29 29 www.st.com Synova, Melbourne, Fla. 321-728-8889 www.synova.com Teledyne Microelectronic Technologies, Los Angeles, Calif. 310-822-8229 www.teledynemicro.com 3D-Plus, McKinney, Texas 214-733-8505 www.3d-plus.com Triad Semiconductor, Winston-Salem, N.C. 336-774-2150 www.triadsemi.com Ultra Communications, Vista, Calif. 760-652-0011 www.ultracomm-inc.com VPT, Everett, Wash. 425-353-3010 www.vpt-inc.com Xilinx, San Jose, Calif. 408-559-7778 www.xilinx.com
milstar: Председателем совета директоров ОАО «Ангстрем» Дмитрий Милованцев был избран в конце 2008 г. Своей главной задачей он называл разработку нового продуктового ряда чипов по топологии 130 нм. Напомним, что на покупку оборудования и технологий AMD для производства чипов с таким топологическим размером компания «Ангстрем-Т» взяла кредит у Внешэкономбанка на сумму 815 млн евро сроком на 9 лет. Строительство завода планировалось завершить осенью 2009 г. Реально «Ангстрем-Т» смог получить около 290 млн евро, практически все из которых были перечислены AMD. В настоящее время завод так и не построен. Более того, оборудование до сих пор не привезено в Россию. Оно находится на складе в Нидерландах. i yze ystarelo ,esche ne doexaw do Rossii http://www.rosrep.ru/news/index.php?ELEMENT_ID=3474&SECTION_ID=12
milstar: Акционеры АФК "Система" одобрили условия сделки с РОСНАНО по созданию производства интегральных схем размером 90 нм Акционеры ОАО "АФК "Система" на внеочередном собрании 8 февраля одобрили условия сделки в рамках инвестиционного договора с государственной корпорацией "Российская корпорация нанотехнологий" (РОСНАНО) по созданию серийного производства интегральных схем на основе наноэлектронной технологии с проектным нормами 90 нм на пластинах диаметром 200 мм. В рамках проекта планируется создать на территории РФ серийное производство сверхбольших интегральных схем с проектными нормами 90 нм на базе вновь создаваемой проектной компании в форме ООО "Ситроникс- Нано". Уставный капитал ООО "Ситроникс-Нано" составит 2 592 000,00 руб., с последующими его увеличениями до 6 486 485 000,00 руб. и 12 966 483 515,00 руб. Проект будет реализован на производственной базе с использованием инфраструктуры завода "Микрон", который входит в состав ОАО "Ситроникс", крупнейшим акционером которого является АФК "Система". Технологическим партнером проекта выступает компания "ST- Mикроэлектроникс". Продукция нацелена на развивающиеся массовые рынки в области цифрового телевидения, ГЛОНАСС/GPS-навигации, системы автоматизации производства, автомобильной электроники и смарт-карт с высокой степенью защиты. Общий объем финансирования проекта составит 16,5 млрд. руб. При этом объем инвестиций РОСНАНО составит 6,5 млрд. руб. "Ситроникс" вложит в проект равную долю в виде высокотехнологичного оборудования завода "Микрон". В долгосрочной перспективе предусматривается также привлечение взаимного финансирования. "Umpro.ru" 19 февраля 2010 года linija 0.09 microna ,t.e. 100 gigaflop na odnom chipe ne realizowat* Resultat NEC SX-9 na 0.065 microna -3-letnej dawnosti nojabr* 2007
milstar: powtor - http://www.nec.co.jp/press/en/0710/2501.html Tokyo, October 25, 2007 - NEC Corporation today announced the worldwide launch and availability of the SX series model "SX-9," the world's fastest vector supercomputer with a peak processing performance of 839 TFLOPS*1. The SX-9 features the world's first CPU capable of a peak vector performance of 102.4 GFLOPS*2 per single core. Klientam stran NATO mozno bilo kupit* 3 goda nazad na texnologii 0.065 microna single chip vektornij processor 102 gigaflop
milstar: 1.NEC SX-9 0ktjabr* 2007 moznobilo kupit* klientam s stran NATO ,vektornij odin processor na odnom chipe 102 gigaflop ,0.065 micron ,3.2 gigagerz 2. Fujitsu The SPARC64 VII is the latest processor developed by Fujitsu for the SPARC64 Series. It uses the 65-nm technology of Fujitsu and it has an operating frequency of 2.5 GHz. The chip measures 21.3 mm by 20.9 mm. The chip has four built-in cores with a shared 5-MB L2 cache configuration. The operating power consumption is 135 W. ----------------------------------------------------- 4-processora na odnom kristale -pri toj ze texcnologii wsego 40 gigaflop The FX1, using a new architecture designed to extract the maximum performance from the SPARC64™ VII quad-core CPU developed by Fujitsu The FX1's performance is 40 gigaflops(4) per node ( i chip s 4 processorami) http://www.fujitsu.com/global/news/pr/archives/month/2008/20081119-01.html http://www.fujitsu.com/downloads/MAG/vol44-4/paper08.pdf wneschnij wid stojki na str. 8 7po textu str.2) http://www.fujitsu.com/downloads/SPARCE/whitepapers/sparc-architectureM3000-wp-e-081028.pdf
milstar: dlja srawnenija -chto sejtshas proektirujut w MCST -postwschik EVM dlja S-400/500 i FSB na texnologii 0.09 microna ( o 0.065 microna 2007 esche ne rassmatriwaetsja publichno) serijno wipuskaetsja na 0.13 microna СИСТЕМА НА КРИСТАЛЛЕ «МЦСТ-4R» http://www.mcst.ru/b_22-23.shtml СИСТЕМА НА КРИСТАЛЛЕ «ЭЛЬБРУС-S» http://www.mcst.ru/b_8-9.shtml Tel: +7 (495) 363-9665 | Fax: +7 (495) 363-9599 | E-mail: mcst@mcst.ru Konechno wse zawisit ot zadach *************************** wpolne dopuskaju chto dlja zadach S-400/s-500 bolee chem dostatochno 0.13 microna
milstar: Bolee swezaja informazija o rinke UNIX serverow ( Sun Sparc ,Fujitsu Sparc i ... ELbrus Sparc -poka tolko Processor dlja S-400/500 i FSB na texnologii 0.13 microna ) Unix server sales sink; IDC cites a perfect storm Sharp drop in Unix server sales seen caused by recession, pending new products and Oracle-Sun merger Patrick Thibodeau (Computerworld (US)) 28/05/2010 06:38:00 Tags: unix, supercomputing, server market, IDC, HP, Gartner The Unix server business has been hit particularly hard during the current recession. The latest market share server numbers from IDC, released Wednesday, show that users have put off purchasing new Unix systems in recent months, cutting its share of overall server spending to one of the lowest levels ever. The IDC report, released Wednesday, shows worldwide Unix revenues of $US2.3 billion, or just over 22% of total ************************************************************************************************ spending on servers, during the first 2010 quarter. ****************************************** Mirowoj rinok primerno 10 mlrd $ w god , w predelax Rossii **************************************************** MCST i swjazannie s nim 5 institutow mogut poiskat* sbit s goskompanijax (tipa ros.zeleznie dorogi) *********************************************************************************** The Unix server share of server revenue is down 10.5 percentage points from the year ago quarter. Unix servers are mid-to-high end system traditionally used to run mission critical systems, but their use has been gradually eroding as the capabilities of x86 servers increase. The Unix servers run several Unix variants, including Solaris, AIX and HP-UX. The shift from such Unix variants is perhaps most dramatic in the supercomputing business. The Top500 supercomputer list offers detailed statistics on processors, architecture and operating systems deployed in these systems. Late last year, Linux was the operating system of choice for just over 78% of the Top500 supercomputers, and even a bit higher when Red Hat and Suse-specific implementations are added. The highest ranked Unix system was IBM's AIX at 4.4%. By comparison, Linux accounted for 61% share of the Top 500 list in 2005, while the highest ranked Unix system was Hewlett-Packard's HP-UX at nearly 15%. The latest supercomputing list will be out Monday. Despite the latest numbers, it is important to note that Unix still accounts for a major share of server revenue, and remains an important part of the hardware mix. Jean Bozman, an analyst at IDC who follows this market, cited a combination of factors in the sharp drop in Unix server sales in the first quarter. First, she said, the recession delayed sales of Unix servers, which are typically replaced every five to seven years -- ************************************************************************************************ longer than most x86 systems. Unix server buyers may also be holding back as Oracle Corp. moves to fully absorb Sun Microsystems Inc. after its deal to buy the key Unix server vendor closed in January. Further, Bozman noted that Unix server users may be waiting for product upgrades from Hewlett-Packard Co., which recently announced new products in its Integrity line, and IBM, which is due to release Unix servers later this year. "It isn't just one thing, it is multiple things," said Bozman, of the Unix server sales drop. Bozman said it is too early to say whether the first quarter results indicate that users are accelerating a shift away from Unix. Overall, IDC said the worldwide server market increased by 4.6% year-over-year to $10.4 billion in the first quarter. Gartner Inc., this week put the server growth at 6% for the quarter and the total market at $10.75 billion. Both firms cited the x86 systems as key to the growth. wes* rinok s window pop izdeliami 42 mlrd $ ,no window k MCST ne imeet otnoschenija ,UNIX tolko 10 mlrd $ ----------------------------------------------------------------------------------------------------------------------------------- "It's really going to take a while to see what the shape of that will really be." Charles King, an analyst at Pund-IT Inc. in Hayward, Calif., of the broader Unix trend. Oracle may be "the biggest question mark, although the company has thrown its weight behind Sun's UltraSparc Unix systems. [Oracle] said that it will continue development, but it is going to take a while for us to really see what the shape of that is going to be," said King.
milstar: dlja sprawki SPARC64 VIIIfx maj 2009 ,0.042 microna ,8 core , 200 kwadratnix millimetrow ,128 gigaflop Srawnit 1 chip 200 kw .mm s 150 stuk 300 mm diamtrom wafer w chas ot odnoj sistemi Elbrus ot S-400/500 eto toze Sparc versija http://img.jp.fujitsu.com/downloads/jp/jhpc/sparc64viiifx-extensions.pdf maj 2009 goda Fujitsu today debuted a new super chip at a technology event in Japan that it claims to be the world’s fastest CPU. It’s called the Venus SPARC64 VIIIfx which i s capable of 128 GFLOPs--Intel's top of the line Nehalem-based Xeon 5500 for example, achieves roughly 76 GFLOPs. --------------------------------------------------------------------------------------------------------------------------------------- ZoomThe chip is supposedly built using a 45-nm process and, from what we can make it out from the original Japanese report on PC Watch (translated), has an integrated memory controller. The original report also states that Fujitsu’s chip has 2.5 times the “high speed operation” and one-third the power consumption of an Intel CPU ----------------------------------------------------------------------------------------------------------- (though it does not state which chip in specific). Being that this new chip is a SPARC64 CPU, it’ll be reserved specifically for industrial and scientific applications, such as for studying space, weather, astronomy, among --------------------------------------------------------------------------------------------------------------------------------------------- others --------- W Rossii Sparc versii takze dlja S-400/500 i Kompjuteri dlja FSB Elbrus ------------------------------- http://winfuture.de/news,49320.html Fujitsu plant 10 PetaFLOPS Supercomputer für 2011 Der japanische Elektronikkonzern Fujitsu will bereits Anfang 2011 einen neuen Supercomputer fertig stellen, der eine Leistung von 10 PetaFLOPS bieten soll. Das System wäre fast zehn Mal leistungsstärker als die bisher führenden Supercomputer. 10 w 16 = 10 Petaflops ---------------------------- Fujitsu gab seine Pläne am Dienstag anlässlich der Hot Chips Konferenz an der Universität Stanford bekannt, berichtet 'InfoWorld'. Der neue Supercomputer wird für das Japan Institute of Physical and Chemical Research (RIKEN) gebaut. Seine Basis bildet der neue Sparc64 VIIIfx Prozessor von Fujitsu, der über acht Rechenkerne verfügt. Fujitsu budet ispolzowat*w superkompjuter tot che chip ,chto i w swoej linejke Unix serverow Eto xoroschee reschenie -processor SPARC eto inzenernij proekt kotorij razrabatiwalsja pod UNIX ----------------------------------------------------------------------------------------------------------------------- w otlichii ot paketa Intel/Window dlja pop mass ----- Abstract The Sparc64 VIIIfx eight-core processor, developed for use in petascale computing systems, runs at speeds of up to 2 GHz and achieves a peak performance of 128 gigaflops while consuming as little as 58 watts of power. Sparc64 VIIIfx realizes a six-fold improvement in performance per watt over previous generation Sparc64 processors. http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?isnumber=5446241&arnumber=5446249
milstar: n the third quarter of 2007, ************************** ASML began volume shipment of the XT:1900i, with a new industry benchmark of 1.35 NA, which is close to the practical limit for water-based immersion technology. This optical lithography system is capable of volume productionof ICs down to 40 nm and below and is used for high volume IC manufacturing at multiple customers worldwide **************************** In the third quarter of 2008, ASML announced an enhanced version of the XT:1900i system, the XT:1950i, with improved throughput of 148 wafers per hour, resolution of 38 nm and a scheduled overlay of 4 nm. In the first quarter of 2009, we startedshipments of XT:1950i systems, which extend the performance, imaging and overlay specifications of the successful XT:1900i system. Also by the end of 2009, ASML had received five orders for next generation EUV systems, the first of which is scheduled for shipment in the second half of 2010. EUV will provide a large “process window” and much greater shrink compared to current approaches and we expect it to be a multi-generation lithography solution. The first generation of these systems will combine a wavelength of 13.5 nm and a lens system with a NA of 0.25 to provide imaging at a resolution of 27 nm. The EUV platform is targeted for production of ICs down to 22 nm and beyond. ''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''' 150 wafer po 300 mm w chas ot odnoj sistemi za 25-28 mln ewro Na perwoe wremja dolzno xwatit ***************************** 25-28 mln ewro + 1 komnata klassa 1 dlja kompanii Ivanova,Chemzowa ,Kudrina ne den*gi ... daze ypominat neprilichno takuju summu
milstar: popravka ploschad* spark 128 gigaflop 500 kw.mm ,a ne 200 kak ykaziwalos ranee 760 mln transistorow ,1271 nozek ,58 watt ,128 gigaflop http://img.jp.fujitsu.com/downloads/jp/jhpc/090825HotChips21.pdf
milstar: Август 2010 года Очередная поставка заказчикам вычислительных средств, использующих двухядерные российские микропроцессоры разработки ЗАО "МЦСТ" В адрес ОАО "Таганрогский завод "Прибой" поставлены вычислительные комплексы, разработанные на базе процессорных модулей МВС/С с жесткими условиями эксплуатации. Процессорный модуль МВС/С содержит четыре двухядерных микропроцессора R-500S, таким образом представляя собой одноплатную 4-х машинную систему с общим количеством процессоров, равным восьми. ---------------------------------------------------------------------------------------------------------- Он выпускается и в варианте МВС/С-К с кондуктивным охлаждением. Завод является четвертой организацией, которая применяет модули этого типа в разрабатываемых радиотехнических системах. К настоящему времени в отдельной комплектации и в составе многомашинных вычислительных комплексов им поставлено 150 модулей. http://www.mcst.ru/news.shtml
milstar: ОАО "Таганрогский завод "Прибой" - крупное промышленное предприятие Юга России, специализируещееся, главным образом на разработке и серийном изготовлении гидроакустического вооружения для ВМФ, одно из ведущих приборостроительных предприятий страны. Продукцией завода оснащены практически все надводные корабли ВМФ, использующие гидроакустические средства, от тральщиков до больших противолодочных и авианесущих кораблей, а также около 20 проектов кораблей поставлявшихся и строившихся за рубежом http://www.priboy.ru/ Открытое Акционерное Общество "Таганрогский завод «ПРИБОЙ», в течении 45 лет разрабатывало и изготавливало аппаратуру специального назначения для нужд ВМФ, рыбопоисковую аппаратуру для рыбопромысловых судов и осталось единственным предприятием в Российской Федерации, способным решать задачу создания и поставок новейших образцов техники для ВМФ na perwoj stranize Priboy realizuet Texas Instruments DSP ! ---------------------------------------------------------------------- Esli Rossija(ee wozdi) xochet soxranit nezawisimost* WPK ,neobxodimo wipuskat* rossijskie ОАО "Таганрогский завод "Прибой" реализует микросхемы DCP010515DBP-U с приемкой "5" Производитель: Texas Instrument Год выпуска 2008 - 1109 штук Год выпуска 2010 - 550 штук Обращаться по телефону: (8634)39-00-59 Морозова Е.В. http://www.priboy.ru/
milstar: The HPC Market The International Data Corporation (“IDC”), a leading HPC market analyst firm, divides the HPC technical server market into four competitive segments by selling price: • supercomputers that sell for $500,000 and up; • divisional servers that sell for $250,000 to $499,999; • departmental servers that sell for $100,000 to $249,999; and • workgroup servers that sell for under $100,000. We primarily target the supercomputer segment with our products and services and our Cray CX products target the workgroup server market. Our Custom Engineering practices target both the high-performance computing market as well as high-end niches within the technical services market. IDC estimates that in 2008 the size of the entire HPC technical server market was $9.8 billion, with $2.7 billion in the supercomputer segment, and for 2009, IDC estimates that the HPC technical server market decreased to $8.5 billion, with the supercomputer segment increasing to $2.9 billion. See “Economic Crisis Response:Worldwide Technical Computing HPC Market, 2009-2013 Forecast Update” (November 2009) and Worldwide Technical Computing Server 2009-2013 Forecast Update” (May 2009). IDC assumes that the high-end supercomputer segment will continue to grow, less affected by the general economic slowdown, being sustained somewhat by long buying cycles and by an increasing number of petascale system purchases in the next one to three years. The IDC base forecast predicts the HPC market as a whole should return to growth in 2010, with the supercomputer segment having the highest compound annual growth rate of 7.1% over the 2008 to 2013 period. http://phx.corporate-ir.net/External.File?item=UGFyZW50SUQ9NDIxNjN8Q2hpbGRJRD0tMXxUeXBlPTM=&t=1 The U.S. government and its various agencies have determined that it is in the best economic and security interest of the country to establish and maintain a leadership position in the development of supercomputing technologies. The largest of such initiatives is the Defense Advanced Research Projects Agency (“DARPA”) High Productivity Computing Systems (“HPCS”) initiative, which is a multi-phase initiative under which we have received funding for our Cascade program since 2002 and have a contract to receive funding for our Cascade program into 2012 to the extent we meet certain specified milestones and contribute minimum levels of funding. The DARPA program is designed to provide support for breakthroughs in high productivity supercomputing systems for the national security, research and industrial user communities.
milstar: We shipped our first Cray XT5 system in the second half of 2008. The “Jaguar” system at Oak Ridge National Laboratory, the largest and fastest computer system in our history and the first and, to date, the only system in the world to exceed more than one petaflops sustained performance on real scientific applications, is a Cray XT5 system with over 2.3 petaflops of peak performance. Cray XT5m System. Our Cray XT5m supercomputer is designed to make our HPC technology available to more users by targeting a lower price band in the supercomputer market segment with price points starting at approximately $500,000. The Cray XT5m system incorporates a version of our Cray SeaStar network specially designed and optimized for systems with peak performance of less than 70 teraflops, providing superior bandwidth, upgradeability and manageability at prices comparable to those of commodity clusters. Offered with up to six cabinets, the Cray XT5m series features many-core (four- or six-core) AMD Opteron processors and can be air or liquid cooled through use of Cray ECOphlex technology. The Cray Linux Environment enables the use of a wide range of open source tools as well as streamlined porting of a broad set of applications from independent software vendors. AMD i Linux originalno ne jawljautsja produkziej dlja inzenerow ... dlja pop massi ###################################################### Cray CX1 System. The Cray CX1 system, purpose-built for offices, laboratories and university departments requiring workgroup servers, incorporates up to eight nodes and 16 Intel Xeon processors, either dual or quad core, and delivers up to eight cores and up to 64 gigabytes of memory per node (with up to 64 cores per chassis), with up to 24 terabytes of internal storage within a chassis. Up to three chassis can be linked with the optional 24-port Infiniband switch allowing for expansion to 192 cores. Systems can be configured with a mix of compute, storage and visualization blades to meet customers’ individual requirements. The deskside system, which uses standard office power, features either the Windows HPC Server 2008 operating system or the Red Hat Enterprise Linux operating system. List prices start at around $15,000 and range to over $100,000. Intel toze produkzija dlaj pop massi .Originalnno Intel/Window
milstar: We believe our DARPA HPCS Phase III award, which began in 2006 and is expected to provide up to $190 million of co-funding of the research and development efforts towards building a prototype “Cascade” system, validates this vision. Our Cascade development program implements our Adaptive Supercomputing vision. Our Cascade efforts are co-funded by the U.S. government. Under our funding agreement with DARPA, we are to develop a prototype system that demonstrates the functionality required for scaling to multiple sustained petaflops levels of performance on real applications. Our system involves a new system architecture that combines future processor technologies, a new high-performance network and an adaptive software layer into a single integrated system. Pursuant to our agreement with DARPA we are obligated to spend at least $285 million of our funds, with DARPA reimbursing us up to $190 million. The DARPA program is milestone-based with a specified part of the DARPA reimbursement obligation associated with each milestone. Each milestone has specific requirements for information and deliverables that we are to provide and specified minimum exit criteria demonstrating that we are making required progress towards completion of the prototype system. DARPA provides a formal acceptance of each milestone, which is required for us to invoice for the associated DARPA payment. Overall, we anticipate spending in excess of the required $285 million to complete the program. As of March 10, 2010, we had met six milestones and had received a total of $110 million in cash payments from DARPA. Six milestones remain totaling up to $80 million with the final prototype demonstration milestone scheduled for the second half of 2012. We will own the final prototype system and will provide DARPA’s mission partners access to the prototype system for a period of six months following the completion of the DARPA program. http://phx.corporate-ir.net/External.File?item=UGFyZW50SUQ9NDIxNjN8Q2hpbGRJRD0tMXxUeXBlPTM=&t=1
полная версия страницы