Форум » Дискуссии » Operazionnie ysiliteli ,ZAP/AZP & (продолжение) » Ответить
Operazionnie ysiliteli ,ZAP/AZP & (продолжение)
milstar: 1941: First (vacuum tube) op-amp An op-amp, defined as a general-purpose, DC-coupled, high gain, inverting feedback amplifier, is first found in US Patent 2,401,779 "Summing Amplifier" filed by Karl D. Swartzel Jr. of Bell labs in 1941. This design used three vacuum tubes to achieve a gain of 90dB and operated on voltage rails of ±350V. ###################################################### It had a single inverting input rather than differential inverting and non-inverting inputs, as are common in today's op-amps. Throughout World War II, Swartzel's design proved its value by being liberally used in the M9 artillery director designed at Bell Labs. ######################################################################### This artillery director worked with the SCR584 radar system to achieve extraordinary hit rates (near 90%) that ####################################################################### would not have been possible otherwise.[3] ########################### http://en.wikipedia.org/wiki/Operational_amplifier
milstar: МОСКВА, 17 апреля. /ТАСС/. Риски кооперации предприятий российского ОПК с иностранными поставщиками нужно снижать. Об этом заявил в пятницу президент России Владимир Путин на заседании Военно-промышленной комиссии. "Нужно снижать риски этой зависимости и риски этой кооперации. Вся цепочка производства стратегически важных материалов, компонентов, оборудования вплоть до доставки конечному потребителю должна быть локализована", - сказал глава государства. Путин дал высокую оценку работе ОПК России в 2014 и в первом квартале 2015 года "В отечественном ОПК местами сохраняется зависимость от внешних поставщиков. При осложнении международной обстановки эти участки могут давать сбои", - предупредил президент. Он отметил, что в 2014 году удалось выполнить практически все плановые задания Гособоронзаказа, и первый квартал 2015 года "закончился с положительным результатом". Путин указал, что сегодня крайне важно не просто замещать устаревшие производства, но и разработать перспективные импортозамещающие образцы военной техники. Глава государства добавил, что импортозамещение в ОПК - "серьезный вызов, на который должны ответить управленцы, инженеры, конструкторы, предприниматели и ученые". Путин уверен, что такая политика должна стать стимулом для новый научных разработок и технологических решений. Президент заметил, что это будет иметь эффект и для гражданского сектора.
milstar: Президент России провёл заседание Военно-промышленной комиссии. Обсуждался ход выполнения государственного оборонного заказа, а также вопросы импортозамещения в сфере оборонно-промышленного комплекса. В.Путин: Добрый день, уважаемые коллеги! Сегодня мы проводим очередное заседание Военно-промышленной комиссии. Обсудим наиболее важные вопросы для обороны и безопасности государства, наметим задачи развития оборонно-промышленного комплекса страны. Укрепление ОПК, повышение его эффективности – это один из базовых принципов и приоритетов государства, залог уверенного промышленного роста и основа для обеспечения обороноспособности. По результатам прошлого года практически все плановые задания закрыты. Сегодня утром мы обсудили итоги выполнения гособоронзаказа в первом квартале текущего года, проанализировали, что удалось сделать, какие проблемы и какие вопросы ещё остаются нерешёнными. В целом, по сути, первый квартал закончился с положительным результатом. Сегодня стоит задача не просто замещать устаревающую продукцию и модернизировать производство. Крайне важно разрабатывать перспективные импортозамещающие образцы военной техники. В отечественном ОПК, работающем на нужды нашей армии и флота, местами сохраняется зависимость от внешних поставщиков. При осложнении международной обстановки эти участки могут давать сбои – здесь никакие комментарии не нужны, и так всем всё понятно, – поэтому нужно снижать риски этой зависимости и риски этой кооперации. Подчеркну: вся цепочка разработки и производства стратегически важных материалов, компонентов и оборудования – вплоть до доставки конечному потребителю – должна быть локализована в России. И ещё на эту тему. Замещение импортных поставок в оборонной промышленности – это серьёзный вызов, на который должны ответить управленцы, инженеры, конструкторы, предприниматели и учёные. Вместе с тем такая политика должна стать стимулом для новых конструкторских разработок и технологических решений, для усиления кадрового потенциала оборонного комплекса и выхода на гражданские отрасли производства. Как вы знаете, в январе текущего года был подписан Указ о генеральном конструкторе по созданию вооружения, военной и специальной техники. Эти руководители получат дополнительные полномочия. За прошедшие три месяца были отобраны кандидаты для наделения этими полномочиями людей на должности генерального конструктора. Все без исключения – это очень достойные, зарекомендовавшие себя люди, имеющие большой опыт и результаты работы. Сегодня мы рассмотрим эти кандидатуры и примем по ним необходимые решения. И в заключение хотел бы напомнить, что в июне текущего года в России пройдёт Международный военно-технический форум «Армия-2015». Это ещё одна возможность и ещё одна площадка для диалога и контактов с нашими иностранными партнёрами, со специалистами, мы и в этой сфере ни от кого закрываться не собираемся. И, конечно, возможность для того, чтобы в сфере военно-технического сотрудничества с зарубежными странами сделать ещё дополнительный шаг вперёд. В рамках форума состоится, как вы знаете, масштабная выставка военной продукции, где возможности российского оружия и военной техники будут продемонстрированы, что называется, в деле. Давайте начнём работать. <…> 17 апреля 2015 года 16:15 Москва, Кремль
milstar: МОСКВА, 26 августа. /ТАСС/. Работа комиссии по импортозамещению не должна быть формальной. Об этом в ходе встречи с членами правительства заявил президент РФ Владимир Путин. "Нужно, чтобы работа этой комиссии не была формальной, она должна быть наполнена конкретным, реальным совершенно содержанием", - сказал Путин. http://oborona.gov.ru/news/view/6001
milstar: http://www.ti.com/product/ads54j60 16-Bit Resolution, Dual-Channel, 1-GSPS ADC Noise Floor: –159 dBFS/Hz Spectral Performance (fIN = 170 MHz at –1 dBFS): SNR: 70 dBFS NSD: –157 dBFS/Hz SFDR 86 db Related end equipment Radar and Antenna Arrays Broadband Wireless Cable CMTS, DOCSIS 3.1 Receivers Communications Test Equipment Microwave Receivers Software Defined Radio (SDR) Digitizers
milstar: Военное принципы цели ,концентрации и экономии сил Важнейшая задача в области процессоров -Создание отечественного специализированного процессора быстрой трансформации Фурье с высокой производительностью на единицу потребляемой мощности пример CSX700 Clearspeed применение РЛС с синтезированной апертурой ( SAR/ISAR) Головки самонаведения ракет ,АФАР ПАК ФА , спутники Кондор технология в России давно есть Необходима группа инженеров топологов Финансирование весьма небольшое- до 30 миллионов долларов
milstar: High-Performance GSPS Data Converters Improve RADAR & EW Architectures http://www.analog.com/en/education/education-library/webcasts/high-performance-gsps-data-converters.html
milstar: http://www.electronics.ru/files/article_pdf/0/article_323_74.pdf сегодня уже ряд изгото- вителей предлагают АЦП с производительностью свыше миллиарда выборок в секунду (GSPS) – вплоть до 3 и даже до 5 GSPS. Причем речь идет о серийной продукции с вполне доступными це- нами (сотни долларов). За счет чего достигается такое быстродействие?
milstar: AD9691 2*14 bit Low power consumption analog core, 14-bit, 1.25 GSPS dual ADC with 1.9 W per channel. 2. Wide full power bandwidth supports intermediate frequency (IF) sampling of signals up to 1.5 GHz --------------------------- http://www.analog.com/media/en/technical-documentation/data-sheets/AD9691.pdf SINAD 57.5 dBFS 985 mhz ENOB 9.6 bit SFDR -72 dBFS [url=http://www.analog.com/en/parametricsearch/10560#/p88=10000000|2600000000]http://www.analog.com/en/parametricsearch/10560#/p88=10000000|2600000000[/url]
milstar: AD9234 12 bit 500 msps/ 2*500 msps --------------------------- http://www.analog.com/media/en/technical-documentation/data-sheets/AD9234.pdf SINAD 63.1 dBFS 985 mhz ENOB 10.2 bit SFDR -75 dBFS
milstar: AD9680 1.25 gsps -500 msps 14 bit This device is designed for sampling wide bandwidth analog signals of up to 2 GHz. http://www.analog.com/media/en/technical-documentation/data-sheets/AD9680.pdf SINAD 63.6 dBFS 985 mhz ENOB 10.3 bit SFDR -75 dBFS 584$ 3.3 watt consum .power
milstar: AD9625 12 bit 2.6-2 GSPS 837 -624 $ 2 GSPS SINAD 59 dBFS 1000 mhz ENOB 9.3 bit SFDR -80 dBFS http://www.analog.com/media/en/technical-documentation/data-sheets/AD9625.pdf 2.6 GSPS 4 watt ,837 $
milstar: e2v EV12AS200ZPY 12 bit 1.5 GSPS SINAD 55.8 dBFS 1000 mhz 1.3 gsps ENOB 9 bit 1.3 gsps SFDR -68/57 dBFS http://www.e2v.com/resources/account/download-datasheet/1784
milstar: Description This system level design shows how two ADC12J4000 evaluation modules (EVMs) can be synchronized together using a Xilinx VC707 platform. The design document describes the required hardware modifications and device configurations, including the clocking scheme. Example configuration files are shown for each EVM. The FPGA firmware is described and the relevant Xilinx IP block configuration parameters are shown. Data taken on the actual hardware is shown and analyzed, showing synchronization within 50 ps without characterized cables or calibrated propagation delays. Features Demonstrates a typical phased array radar sub-system by showing synchronization of JESD204B giga-sample ADCs ----------------------------------------------------------------------------------------------------------- http://www.ti.com/tool/TIDA-00432
milstar: 24 NOVEMBER 2015 e2v develops its most advanced high performance, low noise Analog-to-Digital Converter (ADC) e2v has announced plans to launch a next generation 12-bit ADC that offers 5.4GSps, low latency and very low noise next year. e2v’s new EV12AS350 is set to be the only 12-bit resolution ADC on the market that combines signal digitization at 5.4GSps, input bandwidth in excess of 3GHz and latency as low as 26 clock cycles with a noise of -150dBm/Hz. Unlike other ADCs on the market, it will be free of non-harmonic spurs, creating a pure signal for coders to manipulate in a range of demanding applications. With the ability to use a simultaneous sampling mode to average 4 ADC cores and gain 6dB of Signal to Noise Ratio (SNR), the EV12AS350 will offer high resolution and high dynamic range in one component. These capabilities make it perfect for electronic warfare and test and measurement applications. Richard Gibbs, President of e2v Semiconductors, said, “We have utilized 20 years of e2v knowledge and design disciplines to develop what will be our most powerful ADC to date. Implementing this experience has allowed us to unveil an ADC with no non-harmonic spurs, which will allow coders to achieve previously unimagined performance in their systems.” Laurent Monge, VP and General Manager of e2v Semiconductors, said, “Very high demand from our customers for the demonstrator of this ADC encouraged us to develop the enhanced version of the EV12AS350 and commit to launching it as a full product that will be available for general sampling next year.” Visit www.e2v.com/EV12AS350 for preliminary documentation.
milstar: http://www.e2v.com/shared/content/resources/File/documents/broadband-data-converters/EV12AS350/EV12AS350ATP_PDS.pdf Single Channel ADC with 12-bit resolution using four interleaved cores enabling 5.4 Gsps conversion rate. Single 5.4 GHz Differential Symmetrical Input Clock 1000 mVpp Analog Input (Differential AC or DC Coupled) ADC Master Reset (LVDS) 2 conversion modes − 4 interleaved cores with staggered output data (equivalent to Mux 1:4) − Simultaneous sampling over 4 cores converting the same input signal with aligned outputs (can be used for averaging) LVDS Output format Digital Interface (SPI) with reset signal: − Standby Mode (full or partial) − Selection of data output swing − Test Modes − Chip configurations Power Supplies: single 4.8V, 3.3V and 1.8V Reduced clock induced transients on power supply pins due to BiCMOS Silicon technology Power Dissipation: 7 W EBGA380 Package 31x31mm (1.27 mm Pitch) Performance Analog input bandwidth (-3 dB): 2.4GHz Fsampling = 4.5 Gsps, (-3 dBFS) single tone − 4.5 Gsps, Fin = 1200 MHz, ENOB = 9.2 bit_FS over first Nyquist zone − 4.5 Gsps, Fin = 1200 MHz, SNR = 57.8 dBFS over first Nyquist zone − 4.5 Gsps, Fin = 1200 MHz, SFDR = 69 dBFS over first Nyquist zone − 4.5 Gsps, Fin = 2240 MHz, ENOB = 8.6 bit_FS over first Nyquist zone − 4.5 Gsps, Fin = 2240 MHz, SNR = 54.6 dBFS over first Nyquist zone − 4.5 Gsps, Fin = 2240 MHz, SFDR = 63 dBFS over first Nyquist zone Fsampling = 5.4 Gsps, (-3 dBFS) single tone − 5.4 Gsps, Fin = 1200 MHz, ENOB = 8.9 bit_FS over first Nyquist zone − 5.4 Gsps, Fin = 1200 MHz, SNR = 57.6 dBFS over first Nyquist zone − 5.4 Gsps, Fin = 1200 MHz, SFDR = 63 dBFS over first Nyquist zone Latency: 26 clock cycles Applications High Speed Data Acquisition Direct RF Down conversion Ultra Wideband Satellite Digital Receiver 16 Gbps pt-pt microwave receivers High energy Physics Automatic Test Equipment High Speed Test Instrumentation LiDAR (Light Detection And Ranging) Software Design Radio 1 EV12AS350A DATASHEET – PRELIMINARY
milstar: http://www.ti.com/lit/ds/symlink/adc12j2700.pdf ADC12Jxx00 12-Bit 1.6 or 2.7 GSPS ADCs With Integrated DDC SFDR 2700 mhz 66.7 dBFS Fin =1500 mhz , -1 dBFS ENOB -8.4 bit,Snad -52.4 db Power cons -1.8 watt VQFN 68 10 mm *10 mm The ADC12J1600 and ADC12J2700 devices are based on an ultra high-speed ADC core. The core uses an interleaved calibrated folding and interpolating architecture --------------------------------------------------------------- that results in very high sampling rate, very good dynamic performance, and relatively low-power consumption 950$ http://www.ti.com/lsds/ti/data-converters/analog-to-digital-converter-products.page#p84=12;12&p1089=1000000000;5000000000
milstar: When 1 + 1 = +3 (dB): Averaging ADC Channels to Improve NSD http://electronicdesign.com/analog/when-1-1-3-db-averaging-adc-channels-improve-nsd Averaging techniques can improve system performance through careful ADC configuration and back-end data processing. Although this can be achieved with discrete converter solutions, there are reasons why a more robust approach involves multichannel ADCs. In order to fully understand the approach, the benefits and associated tradeoffs must be Ian Beavers, Applications Engineer, Analog Devices Inc. weighed accordingly. These will be described along with the mathematical processing that makes it a reality. ------------------ Increasing SNR by 6 dB would require four averaged ADCs. --------------- Using two ADC channels within the same device provides the best path for success with this method, since the input full scale, gain, offset, and bandwidth are typically well-matched within a single piece of silicon. Using two separate discrete ADCs will make the exercise more challenging, because there’s greater potential for slight input and device mismatch, which will degrade the full +3-dB benefit.
milstar: Theoretically, the SNR can be increased by 3 dB (one-half-bit) with two different methods. One option is to double the sampling rate and digitally filter the output (e.g., with an FIR decimation filter). The second option is to parallel two ADCs and simply average the digital output. At times, doubling the sampling rate is the less desirable option because faster ADCs may not yet be available. http://www.eetimes.com/document.asp?doc_id=1272377 The concept of averaging the output of separate ADCs for SNR improvement was verified using three ADCs tied to an FPGA, which then outputs the conversion results of each individual ADC or two or three ADCs averaged together, Figure 1. By using three ADCs instead of one, the SNR ideally improves by 4.8 dB, as derived below, which boosts the 14-bit ADC (SNR ∼74dB) to a 16-bit ADC level (SNR ∼79dB). The analog input signal was split and fed into three ADCs which were sampled with a common clock source. An FPGA performed the averaging function as well as a level translation of the digital output from DDR-LVDS to LVTTL (double-data-rate, low-voltage differential signal to low-voltage TTL). The averaging technique reduces uncorrelated white noise, but has no effect on distortions inherent to the ADC design that might be common to all three ADCs. If, for example, the ADC creates a large third-order distortion product, it will show up in each ADC used and averaging won't reduce it. Therefore, averaging only improves SNR, but not spurious free dynamic range (SFDR). This article shows how averaging the outputs of multiple high-speed ADCs can be used to improve data converter SNR. While an alternate technique of oversampling the input signal using faster ADCs is possible, the averaging approach seems preferable because faster ADCs which enable oversampling may not be available, and lower-speed ADCs used in an averaging approach may have better initial SNR specifications and lower power. This article examined the averaging approach. In summary, averaging the outputs of multiple ADCs can be used to improve state-of-the-art data converters. ADCs with low internal aperture jitter help maximize the SNR gain. With proper care taken with the input matching circuit and clock jitter, the SNR gains can match the 4.8 dB improvement predicted by theory when averaging three ADCs.
milstar: http://www.e2v.com/shared/content/resources/File/documents/broadband-data-converters/EV12AS350/EV12AS350ATP_PDS.pdf DYNAMIC PERFORMANCE over first Nyquist zone (single tone at -6 dBFS) 4 cores in parallel (Simultaneous mode) 1st value is without averaging / 2nd value is with averaging of 4 cores 4.5 Gsps external clock, each core running at 1.125 Gsps Fin 1200 mhz ENOB 9.5/10.1 SFDR 79/79 dBFS SINAD 59/62 dBFS Aperture delay 60 pikosec
milstar: 4 GSPS The ADC12J4000 device is based on an ultra high-speed ADC core. The core uses an interleaved calibrated folding and interpolating architecture ------------------------------------------------------------------------------------- that results in very high sampling rate, very good dynamic performance, and relatively low-power consumption. ADC12J4000 12-Bit 4GSPS ADC With Integrated DDC Decimation Factors from 4 to 32 (Complex Baseband Out) • Usable Output Bandwidth of 800 MHz at 4x Decimation and 4000 MSPS • Usable Output Bandwidth of 100 MHz at 32x Decimation and 4000 MSPS – Noise Floor: −149 dBFS/Hz or −150.8 dBm/Hz http://www.ti.com/lit/ds/symlink/adc12j4000.pdf EXAMPLE VALUES Signal center frequency - 2500 MHz Signal bandwidth - 100 MHz Signal nominal amplitude –7 dBm Signal maximum amplitude 6 dBm Minimum SINAD (in bandwidth of interest) 48 dBc Minimum SFDR (in bandwidth of interest) 60 dBc
полная версия страницы